

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA
KHOA ĐIỆN - ĐIỆN TỬ
BỘ MÔN ĐIỆN TỬ



BÁO CÁO LAB THIẾT KẾ VI MẠCH SỐ
LAB 4: MEMORY CIRCUIT DESIGN AND CHARACTERIZATION

Lớp: L01 - NHÓM: 08

GVHD: Đặng Hoàng Tiền - Bùi Lê Quốc Doanh
SV: Vũ Nhật Huy - 2311267
Huỳnh Trung Kiên - 2311729
Trịnh Nguyễn Phước Điền - 2310741

Thành phố Hồ Chí Minh, tháng 5 năm 2026

Mục lục

1. Experiment 1: Characterize the operation of SRAM - Static Random Access Memory.	4
1.1 Simulate Read and Write operations.	4
1.2 Apply Sense Amplifier to speed up the Read cycle.	9
1.3 Simulate an array of SRAM sized 8 x 8.	12
2. Characterize the operation of TCAM - Ternary Content Addressable Memory.	18
2.1 Simulate Writing and Compare operations.	18
2.2 Simulate an array of TCAM sized 8 x 8.	25


Danh sách hình vẽ

1	Schematic mạch 6T SRAM	4
2	Symbol mạch 6T SRAM	4
3	Mạch testbench cho chế độ ghi dữ liệu	5
4	Kết quả mô phỏng	5
5	Mạch testbench cho chế độ đọc dữ liệu	6
6	Kết quả TH 1	7
7	Thời gian đọc chân BL = 82,08ps	7
8	Kết quả TH 2	8
9	Thời gian đọc chân BLX = 81,91ps	8
10	Trường hợp đọc bị sai	9
11	Schematic mạch 6T SRAM với Sense Amplifier	9
12	Kết quả TH 1	10
13	Thời gian đọc chân RBL = 43,82ps	10
14	Kết quả TH 1	11
15	Thời gian đọc chân RBLX = 44,21ps	11
16	Schematic tổng thể mạch SRAM 8x8	12
17	Schematic chi tiết mạch SRAM 8x8	12
18	Setup chân từng WL	13
19	Kết quả từng cột BL	13
20	Dữ liệu ghi vào hàng 1	14
21	Dữ liệu ghi vào hàng 2	14
22	Dữ liệu ghi vào hàng 3	15
23	Dữ liệu ghi vào hàng 4	15
24	Dữ liệu ghi vào hàng 5	16
25	Dữ liệu ghi vào hàng 6	16
26	Dữ liệu ghi vào hàng 7	17
27	Dữ liệu ghi vào hàng 8	17
28	Schematic tổng thể của TCAM	18
29	Schematic chi tiết khối Mass Cell và Core Cell	19
30	Schematic chi tiết khối so sánh	19
31	Testbench	20
32	Mạch lý thuyết TCAM	20
33	Dạng sóng tại trường hợp match	21
34	Dạng sóng tại trường hợp miss	22
35	Dạng sóng tại trường hợp always match	23
36	Dạng sóng tại trường hợp always miss	24
37	Schematic tổng thể TCAM 8x8	25
38	Chi tiết khối nguồn TCAM 8x8	26
39	Chi tiết 4 cell TCAM 8x8	26
40	Dữ liệu ghi vào hàng 1 với CWL0 từ 0-2ns và MWL0 từ 2-4ns	27
41	Dữ liệu kiểm thử từng chân HBL	27
42	Dữ liệu ghi vào hàng 2 với CWL1 từ 4-6ns và MWL1 từ 6-8ns	28
43	Dữ liệu kiểm thử từng chân HBL	28
44	Dữ liệu ghi vào hàng 3 với CWL2 từ 8-10ns và MWL2 từ 10-12ns	29
45	Dữ liệu kiểm thử từng chân HBL	29
46	Dữ liệu ghi vào hàng 4 với CWL3 từ 12-14ns và MWL4 từ 14-16ns	30


47	Dữ liệu kiểm thử từng chân HBL	30
48	Dữ liệu ghi vào hàng 5 với CWL4 từ 16-18ns và MWL0 từ 18-20ns	31
49	Dữ liệu kiểm thử từng chân HBL	31
50	Dữ liệu ghi vào hàng 6 với CWL5 từ 20-22ns và MWL5 từ 22-24ns	32
51	Dữ liệu kiểm thử từng chân HBL	32
52	Dữ liệu ghi vào hàng 7 với CWL0 từ 24-26ns và MWL0 từ 26-28ns	33
53	Dữ liệu kiểm thử từng chân HBL	33
54	Dữ liệu ghi vào hàng 8 với CWL0 từ 28-30ns và MWL0 từ 30-32ns	34
55	Dữ liệu kiểm thử từng chân HBL	34
56	Schematic cho cổng OR 4 ngõ vào	35
57	Khối Encoder 8 sang 3	36
58	Symbol cho Encoder 8 sang 3	36

1. Experiment 1: Characterize the operation of SRAM - Static Random Access Memory.

1.1 Simulate Read and Write operations.




Hình 1: Schematic mạch 6T SRAM



Hình 2: Symbol mạch 6T SRAM


Ta tiến hành bước mô phỏng chế độ ghi dữ liệu vào con 6T SRAM.



Hình 3: Mạch testbench cho chế độ ghi dữ liệu

Các thông số cần nhập:

	WL	BL	BLX
Voltage 1	0	0	1
Voltage 2	1	1	0
Period	8n	2n	2n
Delay time	0	0	0
Rise time	1p	1p	1p
Fall time	1p	1p	1p
Pulse width	4n	1n	1n



Hình 4: Kết quả mô phỏng


Nhận xét:

- Khi tín hiệu $WL = 1$, ngõ ra Q giống với tín hiệu BL đưa vào, ngõ ra QX thì giống với tín hiệu BLX đưa vào.
- Khi tín hiệu $WL = 0$, ngõ ra Q và QX vẫn giữ nguyên trạng thái trước đó mặc kệ cho tín hiệu BL và BLX thay đổi.

⇒ Vậy đúng như lý thuyết, khi tín hiệu $WL = 1$ thì SRAM sẽ ghi giá trị BL và BLX vào Q và QX , khi $WL = 0$ thì giá trị vẫn được giữ nguyên, khi $WL = 1$ lần tiếp theo thì bắt đầu 1 chu kỳ mới, và ngõ ra Q và QX tiếp tục được ghi giá trị theo tín hiệu BL và BLX đưa vào.

chèn hình write time (trise và tfall)

Ta tiến hành bước mô phỏng chế độ đọc dữ liệu từ con 6T SRAM.




Hình 5: Mạch testbench cho chế độ đọc dữ liệu


Các thông số cần nhập:

	WL	Q	QX
Voltage 1	0	0	1
Voltage 2	1	1	0
Period	8n	2n	2n
Delay time	0	0	0
Rise time	1p	1p	1p
Fall time	1p	1p	1p
Pulse width	4n	1n	1n

Ta đọc giá trị cho trường hợp đầu tiên khi trước đó đã lưu $Q = 0$ và $Q_x = 1$.




Hình 6: Kết quả TH 1




Hình 7: Thời gian đọc chân $BL = 82,08ps$

Ta đọc giá trị cho trường hợp đầu tiên khi trước đó đã lưu $Q = 1$ và $Qx = 0$.



Hình 8: Kết quả TH 2



Hình 9: Thời gian đọc chân $BLX = 81,91ps$

Nhận xét:


- Khi tín hiệu $WL = 1$, giá trị Q được đưa ra ngõ ra BL . Khi $Q = 1$, tụ $C0$ ở bên BL sẽ được nạp và ngõ ra BL giữ nguyên mức cao là 1, khi $Q = 0$, tụ $C0$ ở bên BL sẽ được xả thông qua 2 transistor có trong SRAM và làm cho giá trị ngõ ra BL lúc đó sẽ ở mức thấp là 0 khi tụ xả hết. Điều tương tự cũng xảy ra giữa QX và ngõ ra BLX .
- Khi tín hiệu $WL = 0$, ngõ ra BL và BLX vẫn giữ nguyên trạng thái trước đó mặc kệ cho tín hiệu Q và QX thay đổi.

Trường hợp đọc sai kết quả: Quá trình đọc diễn ra quá nhanh nên tụ điện chưa kịp xả hết mà đã kết thúc, làm cho giá trị đọc ra. Trong trường hợp này thì nhóm xét pulse width là 10ps thì sẽ dẫn ra hiện tượng đọc sai kết quả như bên dưới.




Hình 10: Trường hợp đọc bị sai

1.2 Apply Sense Amplifier to speed up the Read cycle.




Hình 11: Schematic mạch 6T SRAM với Sense Amplifier

Ta tiến hành mô phỏng đọc giá trị từ 6T SRAM với Sense Amplifier khi đã ghi vào $Q = 0$, $QX = 1$.




Hình 12: Kết quả TH 1




Hình 13: Thời gian đọc chân $RBL = 43,82ps$

Ta tiến hành mô phỏng đọc giá trị từ 6T SRAM với Sense Amplifier khi đã ghi vào $Q = 1$, $QX = 0$.



Hình 14: *Kết quả TH 1*




Hình 15: Thời gian đọc chân $RBLX = 44,21ps$


Nhận xét:

- Ta nhận thấy rằng việc dùng thêm một mạch Sense Amplifier cho ra tốc độ đọc nhanh hơn so với việc không dùng nó.
- Việc sử dụng Sense Amplifier giúp đọc được 6T1R1W nhanh hơn là do độ nhạy với tín hiệu của bộ này, dù chỉ tín hiệu thay đổi nhỏ giữa các đường BL và BLX cũng được phát hiện và khuếch đại, từ đó giúp đọc chính xác dữ liệu với thời gian nhanh hơn so với cách đọc thông thường.

1.3 Simulate an array of SRAM sized 8 x 8.




Hình 16: Schematic tổng thể mạch SRAM 8x8




Hình 17: *Schematic chi tiết mạch SRAM 8x8*

Ta bắt đầu setup các chân WL sẽ được bật lên mức cao khoảng 2ns để mỗi 2ns chỉ có 1 hàng được ghi giá trị.



Hình 18: Setup chân từng WL

Ở đây các chân WL được bật lên mỗi 2ns chỉ có một hàng được ghi giá trị.



Hình 19: Kết quả từng cột BL


Bảng giá trị từng cột BL ghi vô từng hàng:

- WL0 = 1 (Ghi hàng 1): 0ns - 2ns: Dữ liệu ghi vào: 11101000
- WL1 = 1 (Ghi hàng 2): 2ns - 4ns: Dữ liệu ghi vào: 11011000
- WL2 = 1 (Ghi hàng 3): 4ns - 6ns: Dữ liệu ghi vào: 01101100
- WL3 = 1 (Ghi hàng 4): 6ns - 8ns: Dữ liệu ghi vào: 00011110
- WL4 = 1 (Ghi hàng 5): 8ns - 10ns: Dữ liệu ghi vào: 10100011

- WL5 = 1 (Ghi hàng 6): 10ns - 12ns: Dữ liệu ghi vào: 10010011
- WL6 = 1 (Ghi hàng 7): 12ns - 14ns: Dữ liệu ghi vào: 01100101
- WL7 = 1 (Ghi hàng 8): 14ns - 16ns: Dữ liệu ghi vào: 01010101

Để kiểm chứng giá trị ghi, ta tiến hành đọc dữ liệu ở từng hàng đối với từng thời điểm chân WL của hàng tương ứng được bật lên.


⊗ **Dữ liệu ghi vào hàng 1 khi WL0 = 1**



Hình 20: Dữ liệu ghi vào hàng 1

Từ 0-2ns, dữ liệu hàng 1 đọc được là 11101000 $\Rightarrow$ trùng với dữ liệu ghi vào.


⊗ **Dữ liệu ghi vào hàng 2 khi WL1 = 1**



Hình 21: Dữ liệu ghi vào hàng 2

Từ 2-4ns, dữ liệu hàng 2 đọc được là 11011000 $\Rightarrow$ trùng với dữ liệu ghi vào.


⊗ Dữ liệu ghi vào hàng 3 khi WL2 = 1



Hình 22: Dữ liệu ghi vào hàng 3

Từ 4-6ns, dữ liệu hàng 3 đọc được là 01101100 $\Rightarrow$ trùng với dữ liệu ghi vào.


⊗ Dữ liệu ghi vào hàng 4 khi WL3 = 1



Hình 23: Dữ liệu ghi vào hàng 4

Từ 6-8ns, dữ liệu hàng 4 đọc được là 00011110 $\Rightarrow$ trùng với dữ liệu ghi vào.


⊗ Dữ liệu ghi vào hàng 5 khi $WL4 = 1$



Hình 24: Dữ liệu ghi vào hàng 5

Từ 8-10ns, dữ liệu hàng 5 đọc được là 10100011 $\Rightarrow$ trùng với dữ liệu ghi vào.


⊗ Dữ liệu ghi vào hàng 6 khi $WL5 = 1$



Hình 25: Dữ liệu ghi vào hàng 6

Từ 10-12ns, dữ liệu hàng 6 đọc được là 10010011 $\Rightarrow$ trùng với dữ liệu ghi vào.


⊗ Dữ liệu ghi vào hàng 7 khi $WL6 = 1$



Hình 26: Dữ liệu ghi vào hàng 7

Từ 12-14ns, dữ liệu hàng 7 đọc được là 01100101 $\Rightarrow$ trùng với dữ liệu ghi vào.

⊗ Dữ liệu ghi vào hàng 8 khi $WL7 = 1$



Hình 27: Dữ liệu ghi vào hàng 8


Từ 14-16ns, dữ liệu hàng 8 đọc được là 01010101 $\Rightarrow$ trùng với dữ liệu ghi vào.

Nhận xét:


- Mỗi khi có tín hiệu WLn ($0 \leq n \leq 7$) = 1 thì hàng Cell SRAM tại vị trí $n+1$ sẽ được lưu lại tại Q, QX giá trị mà các ngõ vào BL, BLX đưa vào, lúc này mạch đang ghi dữ liệu vào.
- Nếu tín hiệu WLn ($0 \leq n \leq 7$) = 0 thì giá trị tại các hàng $n + 1$ Cell SRAM vẫn được giữ nguyên giá trị Q, QX trước đó chứ không thay đổi theo giá trị BL, BLX.

2. Characterize the operation of TCAM - Ternary Content Addressable Memory.


2.1 Simulate Writing and Compare operations.




Hình 28: Schematic tổng thể của TCAM



Hình 29: Schematic chi tiết khối Mass Cell và Core Cell




Hình 30: Schematic chi tiết khối so sánh




Hình 31: Testbench

Cơ chế hoạt động:

- Chế độ ghi:
 - Bước 1: Chân MWL nhận mức logic 1, cho phép ghi giá trị từ BL và BLX vào Mask Cell.
 - Bước 2: Chân MWL về mức 0 (dừng ghi Mask Cell). Chân CWL nhận mức logic 1 để ghi giá trị vào Core Cell. Đây chính là giá trị dữ liệu mà TCAM cần lưu trữ.
- Chế độ đọc: Mạch precharge được kết nối với ngõ ra của ô nhớ TCAM.
 - Bước 1: Chân precharge ở mức logic 0, tụ precharge được nạp điện.
 - Bước 2: Chân precharge lên mức logic 1, tụ precharge xả. Các chân HBL và HBLX nhận giá trị để so sánh: Nếu khớp với Core Cell: Ngõ ra HL = 1 (MATCH). Nếu không khớp: Ngõ ra HL = 0 (MISS).



Hình 32: Mạch lý thuyết TCAM



Hình 34: Dạng sóng tại trường hợp miss

Ban đầu, nhóm cài đặt tín hiệu precharge luôn bằng 0 trong khoảng từ 0 đến 2ns, PMOS dẫn, luôn nạp cho tín hiệu $HL = 1$.


Để test trường hợp MISS, nạp tín hiệu $BL = 1$ và $CWL = 1$ đúng thời điểm sao cho tín hiệu nội bên trong là $IMBL = 1$ (dữ liệu ghi được là 1) và tại thời điểm đó $MWL = 0$. Tương tự, tại khoảng $BL = 0$, $MWL = 1$, đưa dữ liệu “0” vào tín hiệu nội là $ICBL = 0$ (dữ liệu ghi được vào là bằng “0”).

Cài đặt tín hiệu search là tín hiệu HBL bằng “0” và $HBLX$ bằng “1” cho khoảng thời gian precharge bằng “1” (thời điểm bắt đầu verify).

Để kiểm tra cell mình có hoạt động đúng hay không, ta phải kiểm tra xem tín hiệu HL phải bằng tín hiệu được ghi vào trong $IMBL$, tức $HL = 0$

Dựa trên dạng sóng khảo sát được ở trên, ta thấy khi prechare = 1, tức PMOS off (không còn dẫn VDD xuống cho HL nữa), tín hiệu HL bị kéo xuống 0, nghĩa là ta đã search sai với dữ liệu đã ghi vào ở trong $IMBL$.

Tín hiệu HL bị kéo xuống 0 là do tín hiệu $HBLX = 1$ (dữ liệu bù của tín hiệu search) và tín hiệu nội $IMBL = 1$ (dữ liệu ghi), hai tín hiệu này làm cho hai con NMOS ở mạng dưới dẫn và kéo tín hiệu ngõ ra HL xuống GND.



Hình 35: Dạng sóng tại trường hợp *always match*


Ban đầu, nhóm cài đặt tín hiệu precharge luôn bằng 0 trong khoảng từ 0 đến 2ns, PMOS dẫn, luôn nạp cho tín hiệu $HL = 1$.

Để test trường hợp ALWAYS MATCH, nạp tín hiệu $BL = 0$ khi $CWL = 1$ đúng thời điểm sao cho tín hiệu nội bên trong là $IMBL = 1$ (dữ liệu ghi được là 1) và tại thời điểm đó $MWL = 0$. Tương tự, tại khoảng $BL = 0$, $MWL = 1$, đưa dữ liệu "0" vào tín hiệu nội là $ICBL = 0$ (dữ liệu ghi được vào là bằng "0").

Cài đặt tín hiệu search là tín hiệu HBL bằng "1" cho một đoạn thời gian và HBL bằng "0" một đoạn tiếp theo, khi thời gian precharge bắt đầu bằng "1".

Để kiểm tra cell mình có hoạt động đúng hay không, ta phải kiểm tra xem tín hiệu HL phải luôn bằng "1", bất chấp tín hiệu search HBL là "0" hay "1" đi nữa

Dựa trên dạng sóng khảo sát được ở trên, ta thấy khi prechare = 1, tức PMOS off (không còn dẫn VDD xuống cho HL nữa), và tín hiệu HL lúc này luôn bằng 1, nghĩa là ta đã đúng trường hợp ALWAYS MATCH.



Hình 36: Dạng sóng tại trường hợp *always miss*

Ban đầu, nhóm cài đặt tín hiệu precharge luôn bằng 0 trong khoảng từ 0 đến 2ns, PMOS dẫn, luôn nạp cho tín hiệu $HL = 1$.


Để test trường hợp ALWAYS MISS, nạp tín hiệu $BL = 1$ khi $CWL = 1$, sao cho tín hiệu nội bên trong là $IMBL = 1$ (dữ liệu ghi được là "1"). Tương tự, tại khoảng $BL = 1$, $MWL = 1$, đưa dữ liệu "1" vào tín hiệu nội là $ICBL = 1$ (dữ liệu ghi được vào là bằng "1").

Cài đặt tín hiệu search là tín hiệu HBL bằng "1" cho một đoạn thời gian và HBL bằng "0" một đoạn tiếp theo, khi thời gian precharge bắt đầu bằng "1".


Để kiểm tra cell mình có hoạt động đúng hay không, ta phải kiểm tra xem tín hiệu HL phải luôn bằng "0", bất chấp tín hiệu search HBL là "0" hay "1" đi nữa

Dựa trên dạng sóng khảo sát được ở trên, ta thấy khi prechare = "1", tức PMOS off (không còn dẫn VDD xuống cho HL nữa), và tín hiệu HL lúc này luôn bằng "0", nghĩa là ta đã đúng trường hợp ALWAYS MISS.


2.2 Simulate an array of TCAM sized 8 x 8.



Hình 37: Schematic tổng thể TCAM 8x8




Hình 38: Chi tiết khối nguồn TCAM 8x8




Hình 39: Chi tiết 4 cell TCAM 8x8

Ta cũng thực hiện tương tự việc setup lần lượt các chân CWL và MWL sao cho mỗi chân có độ rộng là 2ns tương ứng với mỗi hàng sẽ được ghi giá trị vào corecell và maskcell.

Đối với hàng 1, giá trị ghi vào từng TCAM là: 11001110.




Hình 40: Dữ liệu ghi vào hàng 1 với CWL0 từ 0-2ns và MWL0 từ 2-4ns




Hình 41: Dữ liệu kiểm thử từng chân HBL

Ta nhận thấy, giá trị hàng 1 đã được ghi vào khi mà giá trị HBL ta thiết lập trùng với giá trị đã được ghi ở trên trong corecell. Dẫn tới việc khi ta bắt đầu bật mạch precharge lên thì chân HL0 vẫn giữ nguyên mức điện áp chứng tỏ hàng 1 thực hiện đúng trường hợp Match.

Đối với hàng 2, giá trị ghi vào từng TCAM là: 01011010.




Hình 42: Dữ liệu ghi vào hàng 2 với $CWL1$ từ 4-6ns và $MWL1$ từ 6-8ns




Hình 43: Dữ liệu kiểm thử từng chân HBL

Ta nhận thấy, giá trị hàng 2 đã được ghi vào khi mà giá trị HBL ta thiết lập trùng với giá trị đã được ghi ở trên trong corecell. Dẫn tới việc khi ta bắt đầu bật mạch precharge lên thì chân HL0 vẫn giữ nguyên mức điện áp chứng tỏ hàng 2 thực hiện đúng trường hợp Match.

Đối với hàng 3, giá trị ghi vào từng TCAM là: 10100101.




Hình 44: Dữ liệu ghi vào hàng 3 với CWL2 từ 8-10ns và MWL2 từ 10-12ns




Hình 45: Dữ liệu kiểm thử từng chân HBL

Ta nhận thấy, giá trị hàng 3 đã được ghi vào khi mà giá trị HBL ta thiết lập trùng với giá trị đã được ghi ở trên trong corecell. Dẫn tới việc khi ta bắt đầu bật mạch precharge lên thì chân HL0 vẫn giữ nguyên mức điện áp chứng tỏ hàng 3 thực hiện đúng trường hợp Match.

Đối với hàng 4, giá trị ghi vào từng TCAM là: 10010101.




Hình 46: Dữ liệu ghi vào hàng 4 với CWL3 từ 12-14ns và MWL4 từ 14-16ns




Hình 47: Dữ liệu kiểm thử từng chân HBL

Ta nhận thấy, giá trị hàng 4 đã được ghi vào khi mà giá trị HBL ta thiết lập trùng với giá trị đã được ghi ở trên trong corecell. Dẫn tới việc khi ta bắt đầu bật mạch precharge lên thì chân HL0 vẫn giữ nguyên mức điện áp chứng tỏ hàng 4 thực hiện đúng trường hợp Match.

Đối với hàng 5, giá trị ghi vào từng TCAM là: 00101101.




Hình 48: Dữ liệu ghi vào hàng 5 với $CWL4$ từ 16-18ns và $MWL0$ từ 18-20ns




Hình 49: Dữ liệu kiểm thử từng chân HBL

Ta nhận thấy, giá trị hàng 5 đã được ghi vào khi mà giá trị HBL ta thiết lập trùng với giá trị đã được ghi ở trên trong corecell. Dẫn tới việc khi ta bắt đầu bật mạch precharge lên thì chân HL0 vẫn giữ nguyên mức điện áp chứng tỏ hàng 5 thực hiện đúng trường hợp Match.

Đối với hàng 6, giá trị ghi vào từng TCAM là: 11010010.




Hình 50: Dữ liệu ghi vào hàng 6 với CWL5 từ 20-22ns và MWL5 từ 22-24ns




Hình 51: Dữ liệu kiểm thử từng chân HBL

Ta nhận thấy, giá trị hàng 6 đã được ghi vào khi mà giá trị HBL ta thiết lập trùng với giá trị đã được ghi ở trên trong corecell. Dẫn tới việc khi ta bắt đầu bật mạch precharge lên thì chân HL0 vẫn giữ nguyên mức điện áp chứng tỏ hàng 6 thực hiện đúng trường hợp Match.

Đối với hàng 7, giá trị ghi vào từng TCAM là: 00111110.




Hình 52: Dữ liệu ghi vào hàng 7 với CWL0 từ 24-26ns và MWL0 từ 26-28ns




Hình 53: Dữ liệu kiểm thử từng chân HBL

Ta nhận thấy, giá trị hàng 7 đã được ghi vào khi mà giá trị HBL ta thiết lập trùng với giá trị đã được ghi ở trên trong corecell. Dẫn tới việc khi ta bắt đầu bật mạch precharge lên thì chân HL0 vẫn giữ nguyên mức điện áp chứng tỏ hàng 7 thực hiện đúng trường hợp Match.

Đối với hàng 8, giá trị ghi vào từng TCAM là: 11110000.




Hình 54: Dữ liệu ghi vào hàng 8 với CWL0 từ 28-30ns và MWL0 từ 30-32ns




Hình 55: Dữ liệu kiểm thử từng chân HBL

Ta nhận thấy, giá trị hàng 8 đã được ghi vào khi mà giá trị HBL ta thiết lập trùng với giá trị đã được ghi ở trên trong corecell. Dẫn tới việc khi ta bắt đầu bật mạch precharge lên thì chân HL0 vẫn giữ nguyên mức điện áp chứng tỏ hàng 8 thực hiện đúng trường hợp Match.


Để thiết kế mạch Encoder cho TCAM 8x8 thì nhóm thực hiện như sau:



Hình 56: Schematic cho cổng OR 4 ngõ vào



Hình 57: Khối Encoder 8 sang 3



Hình 58: Symbol cho Encoder 8 sang 3

Tổng quan TCAM 8x8 sẽ sử dụng khối Encoder 8 sang 3 kết hợp với mạch MLSA (có thể sử dụng thiết kế SA ở SRAM) thành ngõ vào của từng Encoder để cho ra tín hiệu hàng nào Match đối với search word.