

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA
KHOA ĐIỆN - ĐIỆN TỬ
BỘ MÔN ĐIỆN TỬ



BÁO CÁO LAB THIẾT KẾ VI MẠCH SỐ
LAB 1: MOS TRANSISTOR CHARACTERIZATION

Lớp: L01 - NHÓM: 08

GVHD: Đặng Hoàng Tiền
SV: Vũ Nhật Huy - 2311267
Huỳnh Trung Kiên - 2311729
Trịnh Nguyễn Phước Điền - 2310741

Thành phố Hồ Chí Minh, tháng 3 năm 2026

Mục lục


1. Experiment 1: I-V characteristics of MOS transistors.	3
1.1 NMOS1V_LVT	3
1.2 PMOS1V_LVT	4
1.3 Questions:	6
2. Experiment 2: Effects of varying VGS and device size.	8
2.1 NMOS1V_LVT	8
2.2 PMOS1V_LVT	11
3. Experiment 3: Second-order effects (Body effect, Channel-length modulation).	15
3.1 NMOS1V_LVT	15
3.2 PMOS1V_LVT	23

Danh sách hình vẽ


1	Mạch setup của NMOS cho thí nghiệm 1	3
2	Curves I_D vs V_{DS} @ $V_{GS} = 1V$, and sweeping variable $V_{DS} = [0, 1.5]$ step 10mV.	3
3	Curves I_D vs V_{GS} @ $V_{DS} = 1.5V$, and sweeping variable $V_{GS} = [0, 1.5]$ step 10mV.	4
4	Mạch setup của PMOS cho thí nghiệm 1	4
5	Curves I_D vs V_{SD} @ $V_{SG} = 1V$, and sweeping variable $V_{SD} = [0, 1.5]$ step 10mV.	5
6	Curves I_D vs V_{SG} @ $V_{SD} = 1.5V$, and sweeping variable $V_{SG} = [0, 1.5]$ step 10mV.	5
7	Mạch setup của NMOS cho thí nghiệm 2	8
8	Simulate curves I_D vs V_{GS} @ $V_{GS} = [0, 1]V$ step 0.25V.	8
9	Simulate curves I_D vs V_{GS} @ $V_{DS} = [0, 1]V$ step 0.25V.	9
10	Simulate curves I_D vs V_{DS} @ $W = [120, 240]nm$ step 30nm.	10
11	Simulate curves I_D vs V_{DS} @ $L = [45, 270]nm$ step 45nm.	10
12	Mạch setup của PMOS cho thí nghiệm 2	11
13	Simulate curves I_D vs V_{SD} @ $V_{SG} = [0 : 1]V$ step 0.25V.	11
14	Simulate curves I_D vs V_{SG} @ $V_{SD} = [0 : 1]V$ step 0.25V.	12
15	Simulate curves I_D vs V_{SD} @ $W = [120, 240]nm$ step 30nm.	13
16	Simulate curves I_D vs V_{SD} @ $L = [45, 270]nm$ step 45nm.	13
17	Đồ thị I_D vs V_{DS} khi sweep V_{SB} , $V_{GS} = 1V$	15
18	Đồ thị I_D vs V_{GS} khi sweep V_{SB} , $V_{DS} = 1V$	16
19	Lấy điểm xấp xỉ để tính λ	17
20	Kết quả tính λ	18
21	Nhập hàm tính λ trong Calculator	18
22	I_D vs V_{DS} sweep V_{GS} 0 : 0.25 : 1V	19
23	Testcase tính V_{th0}	19
24	Đồ thị xác định tính V_{th0}	20
25	Hàm tính và kết quả V_{th0}	20
26	Kết quả k_p	21
27	I_D vs V_{DS} , khi V_{SB} khác 0, tính lại $V_{th,new}$	21
28	Tính lại $V_{th,new}$ khi V_{SB} khác 0	22
29	Tính γ	22
30	Đồ thị I_D vs V_{SD}	23
31	Đồ thị I_D vs V_{SG}	24
32	Đồ thị khi tính λ	24
33	Đồ thị khi tính V_{th0}	25
34	Đồ thị khi tính $V_{th0,new}$	25

1. Experiment 1: I-V characteristics of MOS transistors.

1.1 NMOS1V_LVT




Hình 1: Mạch setup của NMOS cho thí nghiệm 1



Hình 2: Curves I_D vs V_{DS} @ $V_{GS} = 1V$, and sweeping variable $V_{DS} = [0, 1.5]$ step $10mV$.

Nhận xét:

- **Vùng hoạt động:** Tại điểm khảo sát với $V_{GS} = 1V$, $V_{DS} = 1.5V$, giá trị điện áp bão hòa thực tế là $V_{DS,sat} = 351.73 mV$. Vì $V_{DS} > V_{DS,sat}$ nên transistor NMOS đang hoạt động hoàn toàn trong vùng bão hòa.
- **Hiệu ứng bậc hai:** Giá trị $V_{DS,sat}$ đo được là $0.35V$ thấp hơn so với lý thuyết tính toán ($V_{GS} - V_{TH} \approx 0.52V$).




Hình 3: Curves I_D vs V_{GS} @ $V_{DS} = 1.5V$, and sweeping variable $V_{GS} = [0, 1.5]$ step $10mV$.


Nhận xét:

- **Điện áp ngưỡng V_{TH} :** Từ đồ thị trên ta thấy dòng I_D gần như bằng không khi $V_{GS} < V_{TH}$ với $V_{GS} = 1V$, $V_{TH} = 0.477V$. Khi V_{GS} bắt đầu vượt qua giá trị này, dòng điện mới bắt đầu tăng mạnh, đánh dấu sự hình thành kênh dẫn dưới cực cổng.
- **Mối quan hệ giữa I_D và V_{GS} :** Ở vùng bão hòa ta có công thức dòng $I_D = \frac{1}{2}k_n(V_{GS} - V_{TH})^2$. Tuy nhiên khi quan sát đồ thị, ta thấy đặc tuyến có xu hướng trở nên tuyến tính hơn ở vùng điện áp V_{GS} cao từ $0.8V$ trở lên.

1.2 PMOS1V_LVT




Hình 4: Mạch setup của PMOS cho thí nghiệm 1



Hình 5: Curves I_D vs V_{SD} @ $V_{SG} = 1V$, and sweeping variable $V_{SD} = [0, 1.5]$ step $10mV$.

Nhận xét:

- **Vùng hoạt động:** Tại điểm thiết lập $V_{GS} = -1V$ và $V_{DS} = -1.5V$, giá trị điện áp bão hòa đo được là $V_{DS,sat} = -136.19 mV$. Vì $|V_{DS}| > |V_{DS,sat}|$, tức $1.5V > 0.136V$, nên transistor PMOS đang hoạt động trong vùng bão hòa.
- **Dòng điện và độ linh động:** Dòng điện cực máng I_D đạt khoảng $-60.18 \mu A$. Khi so sánh với kết quả của NMOS trước đó ta thấy dòng của PMOS thấp hơn rõ rệt. Điều này phản ánh đúng thực tế vật lý là độ linh động của lỗ trống trong PMOS thấp hơn nhiều so với electron trong NMOS.



Hình 6: Curves I_D vs V_{SG} @ $V_{SD} = 1.5V$, and sweeping variable $V_{SG} = [0, 1.5]$ step $10mV$.

Nhận xét:

- **Điện áp ngưỡng V_{TH} :** Khi $|V_{GS}|$ nhỏ hơn giá trị ngưỡng, đoạn từ $0V$ đến khoảng $-0.42V$, thì dòng điện I_D xấp xỉ bằng 0. Điều này cho thấy transistor đang ở trạng thái cut-off. Kênh dẫn chỉ thực sự hình thành khi $|V_{GS}| > |V_{TH}|$, khiến dòng điện bắt đầu tăng mạnh.
- **Dạng đồ thị:** Dòng I_D tỷ lệ thuận với $(V_{GS} - V_{TH})^2$. Tuy nhiên, ở vùng điện áp cao $|V_{GS}| > 0.8V$, đường cong có xu hướng trở nên tuyến tính hơn thay vì giữ dạng parabol thuần túy. Đây là dấu hiệu của hiệu ứng suy giảm độ linh động.

1.3 Questions:

1. Based on the I_D vs V_{GS} characteristics, please estimate the threshold voltage V_{TH} of the NMOS transistor.

Ans: Theo lý thuyết, ta có các chế độ hoạt động của nmos như sau:

- Chế độ cutoff: $V_{GS} < V_{TH} \rightarrow I_D = 0$
- Chế độ linear: $V_{GS} \geq V_{TH}, V_{DS} < V_{GS} - V_{TH} \rightarrow I_D = \frac{1}{2}k_n \frac{W}{L}(V_{GS} - V_{TH})^2$
- Chế độ saturation: $V_{GS} \geq V_{TH}, V_{DS} \geq V_{GS} - V_{TH} \rightarrow I_D = \frac{1}{2}k_n \frac{W}{L}(V_{GS} - V_{TH})^2(1 + \lambda V_{DS})$

Dựa vào hình 3, dòng I_D gần như bằng không khi $V_{GS} < V_{TH}$ ước tính $V_{TH} \approx 0.4 - 0.5V$. Khi V_{GS} bắt đầu vượt qua giá trị này, dòng điện mới bắt đầu tăng mạnh tuyến tính theo điện áp. Kiểm chứng lại bằng kết quả trong DC operating point của cadence thì ta tính ra đc $V_{TH} = 0.477V$.

2. Additionally, by analyzing the I_D vs V_{GS} characteristics, determine the conduction region of the NMOS transistor when V_{GS} exceeds V_{TH} . Specify whether the device operates in the linear (triode) region or the saturation region, and provide an explanation.

Ans: Dựa trên yêu cầu mô phỏng đặc tuyến $I_D - V_{GS}$ ta có $V_{DS} = 1.5V$. Điều kiện vùng bão hòa của NMOS là: $V_{DS} \geq V_{GS} - V_{TH}$. Trong khi đó V_{GS} chỉ quét từ 0 đến 1.5V. Với V_{TH} dương và nhỏ, ta có: $V_{GS} - V_{TH} < 1.5V$ trong phần lớn miền sau ngưỡng. Vì vậy khi transistor đã mở, điều kiện bão hòa hầu như được thỏa mãn.

Kết luận: Khi $V_{GS} > V_{TH}$ trong phép quét này, transistor chủ yếu hoạt động ở **vùng bão hòa**, không phải vùng tuyến tính, do V_{DS} được giữ rất lớn so với điện áp dư $V_{GS} - V_{TH}$, nên kênh bị pinch-off ở phía drain, làm transistor vào vùng saturation.

3. Based on Figure 2, qualitatively determine the operating regions of the NMOS transistor.

Ans:

- Vùng tuyến tính (triode/linear region): Tương ứng với đoạn đầu của đồ thị (khoảng V_{DS} nhỏ, từ 0V đến khoảng 0.35V), lúc này I_D tăng dốc và gần như tuyến tính theo V_{DS} .
- Vùng bão hòa (saturation region): Tương ứng với đoạn sau của đồ thị khi đường cong bắt đầu thoải ra và ít thay đổi độ dốc hơn. Vị trí chuyển tiếp giữa hai vùng chính là điểm $V_{DS} = V_{GS} - V_{TH}$.

4. When the NMOS transistor is biased in the saturation region, does the drain current remain constant? Provide a theoretical explanation.

Ans: Theo mô hình lý tưởng bậc 1, trong vùng bão hòa:

$$I_D = \frac{1}{2}k_n \frac{W}{L}(V_{GS} - V_{TH})^2$$

biểu thức này không phụ thuộc V_{DS} , nên về lý tưởng dòng là hằng. Nhưng trong transistor thực tế, khi V_{DS} tăng thêm trong vùng bão hòa, vùng pinch-off mở rộng về phía source, làm chiều dài kênh hiệu dụng giảm. Hiện tượng này gọi là channel-length modulation. Khi đó:

$$I_D = \frac{1}{2}k_n \frac{W}{L}(V_{GS} - V_{TH})^2(1 + \lambda V_{DS})$$

Do có nhân tử $(1 + \lambda V_{DS})$, nên khi V_{DS} tăng, I_D cũng tăng nhẹ.

Kết luận: Trong vùng bão hòa, dòng drain không hoàn toàn không đổi, mà tăng nhẹ theo V_{DS} do hiệu ứng điều biến chiều dài kênh.

5. Propose methods to reduce the slope of the drain current when the NMOS operates in the saturation region.


Ans: Độ dốc của đường $I_D - V_{DS}$ trong vùng bão hòa liên quan đến tham số λ . Muốn đường đặc tuyến trở nên tuyến tính hơn, tức là muốn dòng ít phụ thuộc V_{DS} , ta cần làm giảm λ .

1. Tăng chiều dài kênh L . Khi L lớn hơn, hiệu ứng channel-length modulation yếu hơn, nên: λ giảm, r_o tăng, đường bão hòa phẳng hơn.
2. Giữ V_{DS} không quá lớn so với mức cần thiết. Vì V_{DS} càng tăng nhiều trong vùng bão hòa thì ảnh hưởng của $(1 + \lambda V_{DS})$ càng rõ.
3. Trong thiết kế mạch, dùng cấu trúc cascode. Cách này không thay đổi transistor gốc, nhưng giúp điện áp trên transistor chính ít biến thiên hơn, nên dòng ra ổn định hơn.


Kết luận: Cách quan trọng nhất và phù hợp nhất về mặt thiết bị là tăng chiều dài kênh L để giảm channel-length modulation.

2. Experiment 2: Effects of varying V_{GS} and device size.

2.1 NMOS1V_LVT




Hình 7: Mạch setup của NMOS cho thí nghiệm 2



Hình 8: Simulate curves I_D vs V_{GS} @ $V_{GS} = [0, 1]V$ step $0.25V$.

Nhận xét: Kết quả mô phỏng cho thấy khi điện áp cực cửa (V_{GS}) tăng lên, dòng điện cực máng (I_D) tăng đáng kể. Khoảng cách giữa các đường đặc tuyến cho thấy dòng điện được điều khiển bởi điện áp quá lái ($V_{ov} = V_{GS} - V_{th}$).

Kết luận: V_{GS} là tham số điều khiển chính. Điện áp cực cửa cao hơn tạo ra lớp đảo mạnh hơn, cho phép nhiều dòng điện chạy qua hơn ứng với một điện áp máng-nguồn nhất định.




Hình 9: Simulate curves I_D vs V_{GS} @ $V_{DS} = [0, 1]V$ step $0.25V$.

Nhận xét: Dòng máng (I_D) duy trì ở mức gần bằng không cho đến khi điện áp cổng-nguồn (V_{GS}) vượt quá điện áp ngưỡng (V_{th}). Với $V_{DS} = 0V$, I_D giữ nguyên ở mức bằng không tuyệt đối trên tất cả các giá trị V_{GS} . Khi $V_{DS} > 0V$, I_D tăng theo kiểu phi tuyến. Ở các mức V_{GS} thấp (vừa vượt ngưỡng V_{th}), các đường đặc tính ứng với các giá trị V_{DS} cao hơn (0.5V, 0.75V, 1.0V) gần như chồng khít lên nhau. Khi V_{GS} tiếp tục tăng, các đường này tách rộng ra đáng kể, trong đó giá trị V_{DS} cao hơn sẽ cho độ lớn I_D cao hơn.

Kết luận: Đồ thị minh họa đặc tính truyền dẫn (transfer characteristics) của một NMOS.

- **Vùng bão hòa:** Việc các đường đặc tính chồng lên nhau ở mức V_{GS} thấp cho thấy transistor đang hoạt động trong vùng bão hòa ($V_{DS} > V_{GS} - V_{th}$), nơi mà dòng điện chủ yếu được điều khiển bởi V_{GS} và tương đối độc lập với V_{DS} .
- **Vùng tuyến tính (Triode):** Sự phân tách của các đường đặc tính ở V_{GS} cao hơn cho thấy sự chuyển đổi sang vùng tuyến tính hoặc vùng triode ($V_{DS} < V_{GS} - V_{th}$), nơi I_D trở nên phụ thuộc mạnh mẽ vào giá trị V_{DS} .
- **Trường hợp đặc biệt:** Đường đặc tính tại $V_{DS} = 0V$ cho thấy dòng điện bằng không vì không có điện trường để thúc đẩy các hạt mang điện di chuyển từ máng (drain) sang nguồn (source).



Hình 10: Simulate curves I_D vs V_{DS} @ $W = [120, 240]nm$ step $30nm$.

Nhận xét: Dòng điện cực máng (I_D) tỉ lệ thuận tuyến tính với chiều rộng transistor (W). Đường đặc tuyến ứng với $W = 240nm$ cho thấy biên độ dòng điện xấp xỉ gấp đôi so với đường ứng với $W = 120nm$.

Kết luận: Tăng chiều rộng giúp tăng diện tích mặt cắt ngang của kênh dẫn, từ đó tăng hỗ dẫn (g_m) và khả năng dẫn dòng (I_D tỉ lệ với W/L) mà không làm thay đổi điện áp ngưỡng.




Hình 11: Simulate curves I_D vs V_{DS} @ $L = [45, 270]nm$ step $45nm$.


Nhận xét: Khi chiều dài kênh (L) tăng, dòng điện cực máng giảm mạnh. Ngoài ra, độ dốc của các đường đặc tuyến trong vùng bão hòa trở nên phẳng hơn đối với các giá trị L lớn hơn.

Kết luận: Dòng điện tỉ lệ nghịch với chiều dài (I_D tỉ lệ với $1/L$). Kênh dẫn dài hơn làm tăng điện trở và giảm đáng kể hiệu ứng điều chế chiều dài kênh (channel length modulation), khiến transistor hoạt động giống như một nguồn dòng lý tưởng hơn.

2.2 PMOS1V_LVT



Hình 12: Mạch setup của PMOS cho thí nghiệm 2



Hình 13: Simulate curves I_D vs V_{SD} @ $V_{SG} = [0 : 1]V$ step $0.25V$.

Nhận xét: Biên độ dòng điện cực máng $|I_D|$ tăng khi biên độ điện áp cửa-nguồn tăng (nói cách khác là $|V_{GS}|$ hoặc V_{SG} lớn hơn). Thiết bị dẫn dòng mạnh hơn khi điện thế cực cửa thấp hơn đáng kể so với điện thế cực nguồn.

Kết luận: Tương tự như NMOS, dòng điện PMOS được điều khiển bởi quy luật bình phương điện áp cực cửa. V_{GS} quyết định độ dẫn của kênh đối với các lỗ trống.




Hình 14: Simulate curves I_D vs V_{SG} @ $V_{SD} = [0 : 1]V$ step $0.25V$.

Nhận xét: Độ lớn dòng máng (I_D) duy trì ở mức gần bằng không cho đến khi điện áp nguồn-cổng (V_{SG}) vượt quá giá trị tuyệt đối của điện áp ngưỡng ($|V_{tp}|$). Với $V_{SD} = 0V$, I_D bằng không tuyệt đối trên tất cả các giá trị V_{SG} . Khi $V_{SD} > 0V$, độ lớn I_D tăng theo kiểu phi tuyến. Ở các mức V_{SG} thấp (vừa vượt ngưỡng $|V_{tp}|$), các đường đặc tính ứng với các giá trị V_{SD} cao hơn chồng khít lên nhau. Khi V_{SG} tiếp tục tăng, các đường này tách rộng ra, trong đó giá trị V_{SD} cao hơn dẫn đến độ lớn dòng điện lớn hơn.

Kết luận: Đồ thị minh họa đặc tính truyền dẫn của một transistor PMOS.


- **Vùng bão hòa:** Việc các đường đặc tính chồng lên nhau ở mức V_{SG} thấp cho thấy transistor đang hoạt động trong vùng bão hòa ($V_{SD} > V_{SG} - |V_{tp}|$), nơi mà dòng điện chủ yếu được điều khiển bởi V_{SG} và tương đối độc lập với V_{SD} .
- **Vùng tuyến tính (Triode):** Sự phân tách của các đường đặc tính ở V_{SG} cao hơn cho thấy sự chuyển đổi sang vùng tuyến tính hoặc vùng triode ($V_{SD} < V_{SG} - |V_{tp}|$), nơi I_D trở nên phụ thuộc mạnh mẽ vào giá trị V_{SD} .
- **Trường hợp đặc biệt:** Đường đặc tính tại $V_{SD} = 0V$ cho thấy dòng điện bằng không vì không có điện trường (hiệu điện thế) để thúc đẩy các lỗ trống (holes) di chuyển từ nguồn (source) sang máng (drain).



Hình 15: Simulate curves I_D vs V_{SD} @ $W = [120, 240]nm$ step $30nm$.

Nhận xét: Biên độ dòng điện máng của PMOS tăng tuyến tính khi chiều rộng kênh (W) tăng. Thiết bị có chiều rộng lớn nhất ($W = 240nm$) thể hiện khả năng dẫn dòng cao nhất.

Kết luận: Chiều rộng lớn hơn làm giảm điện trở kênh đối với lỗ trống, trực tiếp làm tăng dòng lái. Tham số này được sử dụng để định kích thước transistor nhằm cân bằng khả năng kéo lên (pull-up) và kéo xuống (pull-down) trong logic số.




Hình 16: Simulate curves I_D vs V_{SD} @ $L = [45, 270]nm$ step $45nm$.

Nhận xét: Việc tăng chiều dài kênh (L) làm giảm mạnh biên độ dòng điện cực máng. Các đường đặc tuyến cho chiều dài lớn (ví dụ $L = 270nm$) phẳng hơn nhiều trong vùng bão hòa so với thiết bị kênh ngắn ($L = 45nm$).

Kết luận: Kênh dẫn dài hơn giúp giảm thiểu các hiệu ứng kênh ngắn và điều chế chiều dài kênh, mang lại trở kháng ngõ ra (r_o) cao hơn, điều này rất quan trọng cho sự ổn định của các bộ gương dòng và bộ khuếch đại tương tự.

3. Experiment 3: Second-order effects (Body effect, Channel-length modulation).

3.1 NMOS1V_LVT



Hình 17: Đồ thị I_D vs V_{DS} khi sweep V_{SB} , $V_{GS} = 1V$

Nhận xét từ đồ thị:

- Đường màu đỏ ($V_{SB} = 0.1V$): Cho dòng điện I_D lớn nhất.
- Đường màu vàng ($V_{SB} = 0.55V$): Cho dòng I_D trung bình.
- Đường màu xanh lá ($V_{SB} = 0.9V$): Cho dòng I_D thấp nhất.
- Quy luật chung: V_{SB} càng nhỏ thì I_D càng lớn. Ngược lại, V_{SB} càng tăng thì dòng I_D càng giảm trong cả vùng tuyến tính (triode) và vùng bão hòa (saturation). Hiện tượng vật lý: Các đường cong trong vùng bão hòa không nằm ngang hoàn toàn mà có độ dốc lên, thể hiện rõ hiện tượng điều chế chiều dài kênh (Channel Length Modulation).
- Sự thay đổi theo V_{SB} : Tại bất kỳ một mức V_{DS} nào, khi V_{SB} càng lớn thì dòng điện I_D càng nhỏ. Cụ thể: $I_D(V_{SB} = 0.1V) > I_D(V_{SB} = 0.55V) > I_D(V_{SB} = 0.9V)$.

Giải thích:

1. **Hiệu ứng thân làm tăng điện áp ngưỡng (V_{TH}):** Khi cấp một điện áp $V_{SB} > 0$, tiếp giáp PN giữa vùng Source và Body bị phân cực ngược. Hiện tượng này làm mở rộng vùng nghèo (depletion region) bên dưới lớp oxit. Do đó, transistor đòi hỏi một điện áp cực Gate lớn hơn để thu hút đủ các hạt mang điện lên bề mặt nhằm hình thành kênh dẫn. Sự gia tăng của V_{TH} được thể hiện qua công thức:

$$V_{TH} = V_{TH0} + \gamma \left(\sqrt{|2\Phi_F| + V_{SB}} - \sqrt{|2\Phi_F|} \right) \quad (1)$$


2. **Tác động làm giảm dòng điện cực máng (I_D):** Khi NMOS hoạt động trong vùng bão hòa, cường độ dòng điện I_D phụ thuộc vào bình phương của điện áp quá lái ($V_{GS} - V_{TH}$) theo phương trình:

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2 (1 + \lambda V_{DS}) \quad (2)$$

- Trong điều kiện đo đặc này, V_{GS} được giữ cố định ở 1V. Khi tăng dần V_{SB} (từ 0.1V lên 0.55V và 0.9V), giá trị V_{TH} sẽ liên tục tăng theo phương trình 1.
- Vì V_{GS} cố định còn V_{TH} tăng, hiệu số ($V_{GS} - V_{TH}$) bị thu hẹp đáng kể. Kéo theo đó, cường độ dòng điện I_D bị suy giảm bình phương theo hiệu số này.

3. **Hiện tượng điều chế chiều dài kênh dẫn (Channel-Length Modulation):**

- Bản chất vật lý: Khi điện áp V_{DS} tăng vượt mức bão hòa ($V_{DS} \geq V_{GS} - V_{TH}$), kênh dẫn bị thắt lại (pinch-off) ở sát cực D. Nếu V_{DS} tiếp tục tăng, vùng nghèo tại cực D phình to và lấn ngược về phía cực S, làm chiều dài thực tế của kênh dẫn bị rút ngắn lại: $L_{eff} = L - \Delta L$.
- Cơ chế duy trì dòng điện: Điện trường cực mạnh tại vùng nghèo do V_{DS} tạo ra sẽ "hút" các electron từ điểm thắt bay xuyên qua khoảng trống để đến cực D.
- Hệ quả: Vì I_D tỷ lệ nghịch với chiều dài kênh, khi L_{eff} ngắn đi, dòng I_D sẽ tăng nhẹ (đường đặc tuyến hơi dốc lên). Yếu tố này được thể hiện qua cụm $(1 + \lambda V_{DS})$ trong phương trình 2.



Hình 18: Đồ thị I_D vs V_{GS} khi sweep V_{SB} , $V_{DS} = 1V$


Nhận xét:

- **Xu hướng hoạt động:** Khi V_{GS} còn nhỏ (gần 0V), I_D gần như bằng 0 (vùng ngắt - Cutoff). Khi V_{GS} tăng dần và vượt qua một ngưỡng nhất định, dòng I_D bắt đầu tăng mạnh theo dạng hàm bậc hai (đường cong parabol).
- **Sự thay đổi theo V_{SB} :** Khi V_{SB} càng lớn, đồ thị cắt trục hoành ở một mức V_{GS} lớn hơn, hay nói cách khác, transistor "bật" trễ hơn. Cùng một mức V_{GS} (ví dụ tại $V_{GS} = 1V$), V_{SB} càng lớn thì I_D càng nhỏ.

Giải thích:


- **Sự dịch chuyển điện áp ngưỡng (V_{TH} shift):** Như đã phân tích ở đồ thị trước, việc tăng V_{SB} làm tăng phân cực ngược giữa Source và Body, khiến vùng nghèo mở rộng. Hậu quả là cần một điện áp V_{GS} lớn hơn để kéo đủ electron lên bề mặt tạo thành kênh dẫn. Sử dụng phương trình Body Effect 1 và nhìn vào đồ thị, ta có thể ước lượng bằng mắt điểm dòng điện bắt đầu tăng lên khỏi mức 0 (điểm cắt ngoại suy với trục hoành):
 - Với $V_{SB} = 0.1V$ (Đường xanh lá), V_{TH} thấp nhất (khoảng $0.4V$).
 - Với $V_{SB} = 0.55V$ (Đường xanh dương), V_{TH} tăng lên (khoảng $0.5V$).
 - Với $V_{SB} = 0.9V$ (Đường hồng), V_{TH} cao nhất (khoảng $0.6V$).
- **Sự sụt giảm của dòng bão hòa I_D :** Vì $V_{DS} = 1V$, nên ở nửa sau của đồ thị (khi V_{GS} lớn), transistor hoạt động trong vùng bão hòa. Dòng điện I_D tuân theo phương trình 2. Hãy xét tại một điểm cắt dọc, ví dụ $V_{GS} = 1V$
 - Đường xanh lá (V_{SB} nhỏ nhất $\rightarrow V_{TH}$ nhỏ nhất): Giá trị $(V_{GS} - V_{TH})$ đạt cực đại, nên I_D lớn nhất (đạt gần $130 \mu A$).
 - Đường xanh dương (V_{SB} trung bình $\rightarrow V_{TH}$ trung bình): Giá trị $(V_{GS} - V_{TH})$ giảm xuống, I_D giảm theo (đạt khoảng $105 \mu A$).
 - Đường hồng (V_{SB} lớn nhất $\rightarrow V_{TH}$ lớn nhất): Giá trị $(V_{GS} - V_{TH})$ nhỏ nhất, khiến I_D rơi xuống mức thấp nhất (khoảng $85 \mu A$).


Tóm lại: Đồ thị này bổ sung và giải thích trực tiếp cho đồ thị I_D - V_{DS} . Nó cho thấy rõ vì sao ở $V_{GS} = 1V$, các đường I_D lại khác nhau khi thay đổi V_{SB} : nguyên nhân gốc rễ chính là sự dịch chuyển của điện áp ngưỡng V_{TH} làm thay đổi điện áp quá lái ($V_{GS} - V_{TH}$).




Hình 19: Lấy điểm xấp xỉ để tính λ

Outputs Setup		Run Preview					
Name	Type	Details	Value	Plot	Plot Target	Save	Spec
	signal (I)	/NM0/S		☐		☐	
	signal (I)	/NM0/G		☐		☐	
	signal (I)	/NM0/B		☐		☐	
	signal (I)	/NM0/D		☐		☒	
	signal	/VDS		☐		☒	
	signal	/VGS		☐		☒	
	signal	/VSB		☐		☒	
	expr	OP("/NM0" "vdsat")		☐		☐	
	expr	(deriv((("/NM0/D" ?result "dc")) / ((("/NM0/D" ?result "dc"))		☐		☐	
	expr	((value((("/NM0/D" ?result "dc")) - value((("/NM0/D" ?result "dc"))	574.3m	☒		☐	

Hình 20: Kết quả tính λ Hình 21: Nhập hàm tính λ trong Calculator






Hình 22: I_D vs V_{DS} sweep V_{GS} 0 : 0.25 : 1V




Hình 23: Testcase tính V_{th0}

Ở đây nhóm chúng em chọn 2 đường tại dòng I_D có cường độ hoạt động mạnh để dễ quan sát và tính toán trong quá trình làm thí nghiệm từ hình 22.



Hình 24: Đồ thị xác định tính V_{th0} Hình 25: Hàm tính và kết quả V_{th0}



Hình 26: Kết quả k_p



Hình 27: I_D vs V_{DS} , khi V_{SB} khác 0, tính lại $V_{th,new}$

Hình 28: Tính lại $V_{th,new}$ khi V_{SB} khác 0Hình 29: Tính γ


Vậy đối với NMOS1V_LVT, nhóm chúng em đã tính được 4 thông số báo cáo yêu cầu như sau:

- $k_p = 128.4 \mu A/V^2$
- $\lambda = 574.3 mV^{-1}$
- $V_{th0} = 279.3 mV$
- $\gamma = 369.0 mV^{1/2}$

3.2 PMOS1V_LVT

Parameter	Testcase 1 hình 30	Testcase 2 hình 31	Testcase 3 hình 32	Testcase 4 hình 33	Testcase 5 hình 34
W	240n	240n	240n	240n	240n
L	45n	45n	45n	45n	45n
V_{DD}	1	1	1	1	1
V_{SD}	0.6	1	0.6	0.6	0.6
V_{SG}	1	0.6	0:0.25:1	0:0.25:1	0:0.25:1
V_{BS}	0.1, 0.55, 0.9	0.1, 0.55, 0.9	0	0	0.55


Bảng 1: Bảng tổng hợp các thông số dùng cho từng testcase



Hình 30: Đồ thị I_D vs V_{SD}

Nhận xét đồ thị: Dòng điện I_D âm, thể hiện chiều dòng điện đi từ S sang D. Khi V_{BS} càng tăng thì độ lớn dòng điện $|I_D|$ càng nhỏ, giải thích điều này tương tự NMOS, là do khi tăng V_{BS} sẽ làm thay đổi điện áp ngưỡng $|V_{TH}|$, dẫn đến $(V_{SG} - |V_{TH}|)^2$ sẽ giảm và làm cho I_D giảm.


Cụ thể về Body Effect của PMOS: Khi quét V_{BS} tăng dần (1.1V, 1.55V, 1.9V), tiếp giáp P+ (Source) và N-well (Body) bị phân cực ngược mạnh hơn. Vùng nghèo mở rộng đòi hỏi điện áp cổng lớn hơn để tạo kênh dẫn, làm tăng $|V_{TH}|$.

Hình 31: Đồ thị I_D vs V_{SG}

Nhận xét: Đồ thị chia hai vùng rõ rệt: vùng Triode (V_{SD} nhỏ, $|I_D|$ tăng tuyến tính) và vùng bão hòa ($V_{SD} \geq V_{SG} - |V_{TH}|$, $|I_D|$ tăng chậm lại).

Công thức bão hòa: $|I_D| = \frac{1}{2} \mu_p C_{ox} \times \left(\frac{W}{L}\right) (V_{SG} - |V_{TH}|)^2 (1 + \lambda V_{SD})$. Vì V_{SG} được giữ cố định, V_{BS} tăng sẽ kéo theo $|V_{TH}|$ tăng. Điều này giảm điện áp ($|V_{SG}| - |V_{TH}|$).


Giải thích đồ thị: Suy giảm $(|V_{SG}| - |V_{TH}|)^2$, khiến dòng bão hòa $|I_D|$ sụt giảm. Thể hiện trên đồ thị: đường $V_{BS} = 1.1V$ (xanh lá nhạt) có độ lớn dòng cao nhất, trong khi đường $V_{BS} = 1.9V$ (hồng) có độ lớn dòng thấp nhất.

Hình 32: Đồ thị khi tính λ

Từ đây, ta thế các số liệu trên vào công thức tìm λ :


$$\lambda = \frac{I_{D2} - I_{D1}}{I_{D1} V_{DS2} - I_{D2} V_{DS1}} \quad (3)$$

$$\lambda = \frac{\Delta I}{I_{D1}V_{DS2} - I_{D2}V_{DS1}} = \frac{925.738 \text{ nA}}{-71.344 \mu\text{A} \times 630 \text{ mV} - (-72.27 \mu\text{A}) \times 600 \text{ mV}} = -0.5841 \text{ V}^{-1}$$

Hình 33: Đồ thị khi tính V_{th0}

$$V_{Th0} = \frac{V_{gs1} - V_{gs2} \sqrt{\frac{I_{ds1}}{I_{ds2}}}}{1 - \sqrt{\frac{I_{ds1}}{I_{ds2}}}} = \frac{0.75 \text{ V} - \sqrt{\frac{34.253 \mu\text{A}}{75.456 \mu\text{A}}}}{1 - \sqrt{\frac{34.253 \mu\text{A}}{75.456 \mu\text{A}}}} = 0.2337 \text{ V} \quad (4)$$

$$k_p = \frac{2I_D}{\frac{W}{L}(V_{GS} - V_{Th0})^2(1 + \lambda V_{DS})} = \frac{2 \times 75.456 \mu\text{A}}{\frac{240 \text{ n}}{45 \text{ n}} \times (1 - 0.2337 \text{ V})^2(1 - 0.5841 \text{ V}^{-1} \times 0.75 \text{ V})} = -85.7529 \mu\text{A}/\text{V}^2 \quad (5)$$

Hình 34: Đồ thị khi tính $V_{th0,new}$

$$V_{Th0} = \frac{V_{gs1} - V_{gs2} \sqrt{\frac{I_{ds1}}{I_{ds2}}}}{1 - \sqrt{\frac{I_{ds1}}{I_{ds2}}}} = \frac{0.75 \text{ V} - \sqrt{\frac{2.415 \mu A}{63.4433 \mu A}}}{1 - \sqrt{\frac{2.415 \mu A}{63.4433 \mu A}}} = 0.3836 \text{ V} \quad (6)$$

$$\gamma = \frac{V_{Th} - V_{Th0}}{\sqrt{|2\phi_F| + |V_{SB}|} - \sqrt{|2\phi_F|}} = \frac{0.2337 - 0.3836}{\sqrt{0.7 + 0.55} - \sqrt{0.7}} = -0.5638 \text{ V}^{1/2} \quad (7)$$

Vậy đối với PMOS1V_LVT, nhóm chúng em đã tính được 4 thông số báo cáo yêu cầu như sau:

- $k_p = -85.7529 \mu A/V^2$
- $\lambda = -0.5841 \text{ V}^{-1}$
- $V_{th0} = 0.2337 \text{ V}$
- $\gamma = -0.5638 \text{ V}^{1/2}$