ASSIGNMENT LAB 12

-Họ tên: Hồ Tuấn Huy -MSSV: 20225856

<u>Assignment 1:</u> Running the Data Cache Simulator tool.


move \$s1, \$zero #\$s1 = column counter

CODE: row-major:

```
#####
# Row-major order traversal of 16 x 16 array of words.
# Pete Sanderson
# 31 March 2007
# To easily observe the row-oriented order, run the Memory Reference
# Visualization tool with its default settings over this program.
# You may, at the same time or separately, run the Data Cache Simulator
# over this program to observe caching performance. Compare the results
# with those of the column-major order traversal algorithm.
#
# The C/C++/Java-like equivalent of this MIPS program is:
# int size = 16;
# int[size][size] data;
# int value = 0;
# for (int row = 0; row < size; row++) {
    for (int col = 0; col < size; col++) }
#
      data[row][col] = value;
#
#
      value++;
#
     }
# }
# Note: Program is hard-wired for 16 x 16 matrix. If you want to change this,
     three statements need to be changed.
#
     1. The array storage size declaration at "data:" needs to be changed from
#
      256 (which is 16 * 16) to #columns * #rows.
#
#
     2. The "li" to initialize $t0 needs to be changed to new #rows.
#
     3. The "li" to initialize $11 needs to be changed to new #columns.
#
    .data
data: .word 0:256
                        # storage for 16x16 matrix of words
    .text
         $t0, 16
    li
                   # $t0 = number of rows
         St1. 16
                   # $t1 = number of columns
    move $s0, $zero #$s0 = row counter
```

```
move $t2, $zero # $t2 = the value to be stored
# Each loop iteration will store incremented $11 value into next element of matrix.
# Offset is calculated at each iteration. offset = 4 * (row*#cols+col)
# Note: no attempt is made to optimize runtime performance!
                          #$s2 = row * #cols (two-instruction sequence)
loop: mult $s0, $t1
     mflo
            $s2
                      # move multiply result from lo register to $s2
     add
           $s2, $s2, $s1 # $s2 += column counter
          $s2, $s2, 2 # $s2 *= 4 (shift left 2 bits) for byte offset
     sll
           $t2, data($s2) # store the value in matrix element
     SW
     addi $t2, $t2, 1 # increment value to be stored
# Loop control: If we increment past last column, reset column counter and increment
row counter
         If we increment past last row, we're finished.
     addi $s1, $s1, 1 # increment column counter
           $s1, $t1, loop # not at end of row so loop back
     move $s1, $zero # reset column counter
     addi $s0, $s0, 1 # increment row counter
           $s0, $t0, loop # not at end of matrix so loop back
     bne
# We're finished traversing the matrix.
         $v0, 10
                     # system service 10 is exit
     syscall
                    # we are outta here.
```

⇒ Ta thu được final cache hit rate là 75%:




<u>Giải thích:</u> Vì với mỗi lần bỏ lỡ, một khối 4-word được ghi vào bộ đệm. Trong một đường truyền chính theo hàng, các phần tử của ma trận được truy cập theo cùng thứ tự chúng được lưu trữ trong bộ nhớ => Mỗi lần bỏ lỡ bộ đệm thì theo sau là 3 lần truy cập vì 3 phần tử tiếp theo được tìm thấy trong cùng một khối bộ đệm. Tiếp

theo là một lỗi khác khi ma trận trực tiếp ánh xạ tới khối bộ đệm tiếp theo và sau đó lặp lại chính nó => Cứ 4 lần truy cập bộ nhớ thì 3 lần được giải quyết trong bộ đệm.


➡ Từ đó ta có thể dự đoán khi tăng block size từ 4 lên 8 words thì hit rate sẽ là 87.5%, còn nếu giảm từ 4 xuống 2 thì sẽ là 50%.

Kiểm chứng dự đoán:

4 tăng lên 8:



4 giảm xuống 2:



CODE: column major:

```
# Column-major order traversal of 16 x 16 array of words.
# Pete Sanderson
# 31 March 2007
# To easily observe the column-oriented order, run the Memory Reference
# Visualization tool with its default settings over this program.
# You may, at the same time or separately, run the Data Cache Simulator
# over this program to observe caching performance. Compare the results
# with those of the row-major order traversal algorithm.
# The C/C++/Java-like equivalent of this MIPS program is:
   int size = 16;
#
   int[size][size] data;
   int value = 0;
   for (int col = 0; col < size; col++) {
#
     for (int row = 0; row < size; row++) }
#
       data[row][col] = value;
#
      value++;
#
     }
#
  }
# Note: Program is hard-wired for 16 x 16 matrix. If you want to change this,
     three statements need to be changed.
#
     1. The array storage size declaration at "data:" needs to be changed from
       256 (which is 16 * 16) to #columns * #rows.
#
#
     2. The "li" to initialize $t0 needs to be changed to the new #rows.
#
     3. The "li" to initialize $11 needs to be changed to the new #columns.
#
     .data
                        # 16x16 matrix of words
data: .word 0:256
     .text
    li
         $t0, 16
                    # $t0 = number of rows
         $t1, 16
                    # $t1 = number of columns
     move $s0, $zero #$s0 = row counter
     move $s1, $zero #$s1 = column counter
     move $t2, $zero # $t2 = the value to be stored
# Each loop iteration will store incremented $11 value into next element of
matrix.
# Offset is calculated at each iteration. offset = 4 * (row*#cols+col)
# Note: no attempt is made to optimize runtime performance!
loop: mult $s0, $t1 #$s2 = row * #cols (two-instruction sequence)
```

```
mflo $s2
                      # move multiply result from lo register to $s2
     add
            $s2, $s2, $s1 # $s2 += col counter
    sll
          $s2, $s2, 2 # $s2 *= 4 (shift left 2 bits) for byte offset
           $t2, data($s2) # store the value in matrix element
     SW
     addi $t2, $t2, 1 # increment value to be stored
# Loop control: If we increment past bottom of column, reset row and
increment column
          If we increment past the last column, we're finished.
#
           $s0, $s0, 1 # increment row counter
     addi
     bne
            $s0, $t0, loop # not at bottom of column so loop back
     move $s0, $zero # reset row counter
     addi $$1, $$1, 1 # increment column counter
            $$1, $t1, loop # loop back if not at end of matrix (past the last
     bne
column)
# We're finished traversing the matrix.
          $v0, 10
                     # system service 10 is exit
    syscall
                    # we are outta here.
```


<u>Kết quả:</u>




➡ Khi chạy chương trình column thì cache hit rate=0 nên hiệu suất bộ nhớ đệm là 0%.
 Vì khi giá trị của ma trận được điền theo từng cột dọc thì vị trí các ô nhớ không tuần

tự như theo hàng mà với mỗi phần tử của ma trận thì phải sau 16 words mới là phần tử kế tiếp của nó.

- Khi chuyển block size sang 16 và giữ nguyên số lượng block là 8:



- □ Cache hit rate là 0% vì mặc dù số word mỗi block là 16 đủ để lưu trữ cả 1 hàng của ma trận nhưng chỉ có 8 block nhớ nên với 8 lần miss đầu thì mỗi lần miss sẽ có 16 words được ghi vào cache và 8 block sẽ đầy sau 8 lần miss nhưng 8 lần ghi sau đó cũng vẫn là những lần miss bởi vì ma trận được duyệt theo cột và nhảy cóc 16 words mỗi lần ghi chứ không tuần tự => 8 lần miss sau, mỗi lần vẫn sẽ có 16 words được ghi vào cache và do 8 block đã đầy hết nên các block sẽ bị ghi đè bắt đầu từ block số 0. Quá trình này lặp lại với mỗi lần cột được duyệt nên tất cả đều là cache miss.
 - Khi tăng số lượng block lên 16:



- ➡ Hit rate là 94% => Bộ nhớ của cache đúng bằng dung lượng của ma trận. Do đó 16 lần ghi đầu vẫn sẽ là cache miss, tuy nhiên đối với mỗi lượt cache miss thì 16 words sẽ được ghi vào các ô kế tiếp và các lần ghi tiếp theo sẽ gặp các ô này và xảy ra cache hit => Trừ 16 lượt miss ở đầu thì mọi lượt sau đều là cache hit => cache hit rate=94%.
 - Thực hiện tương tự bước 13-15 như của chương trình column đối với chương trình row và Fibonacci:
 - + Chương trình row:



+ Chương trình Fibonacci: Address Code Basic Source 0x00400000 0x3c011001 lui \$1,0x00001001 6:
 0.00400000
 0x3c0110001 Ui 51,0x00001001
 6:

 0.004000004
 0x3c011001 Ui 51,0x00001000
 7:

 0.00400001
 0x3c011001 Ui 51,0x00001001
 7:

 0x00400010
 0x3c011001 Ui 513,51,0x000000040
 0x00400010

 0x00400010
 0x8dad0000 ui 513,0x00000000153)
 8:

 0x00400014
 0x2da00001 addiu 510,52,504
 0s:

 0x00400015
 0x00400000 ui 510,525
 11:

 0x00400016
 0x00400000 ui 510,6x00000000(53)
 11:

 0x00400024
 0x21a9ffc addi 59,513,0xfffffff
 13:
 Simulate and illustrate data cache performance Cache Organization Placement Policy Direct Mapping ○ Number of blocks Block Replacement Policy LRU Cache block size (words) 1 Cache size (bytes) Cache Performance 121 Cache Block Table Memory Access Count (block 0 at top) (+4) 0×00000001 0×00000037 0×68540020 0×00000000 0×00000000 0×00000000 0x10010000 0x10010020 0x10010040 0x10010060 0x00000001 0x00000022 0x00000010 0x00000000 = empty = miss Runtime Log 0x100100e0 Enabled **4** 0x10010000 (.data) Disconnect from MIPS Reset 1 1 2 3 3 8 13 21 34 35 89 144 233 3// 010 98/ -- program is finished running --Reset: reset completed. The Fibonacci numbers are: 1 1 2 3 5 8 13 21 34 55 89 144 233 377 610 987 1 1 2 3 5 8 13 21 34 55 89 144 233 377 619 987

CAA Sequiners

C Simulate and illustrate data cache performance **♦ Number of blocks LRU Cache block size (words) 1 \$ Cache size (bytes) Cache Performance 121 Cache Block Table Memory Access Count (block 0 at top)

= empty Value (+8 Cache Hit Count 0x10010000 0x10010020 0x10010040 +0) Valu 0x00000001 0x00000022 0x00000010 0x00000001 0x00000037 0x68540020 2 = em; Cache Miss Count 0×10010060 0×0000000 Cache Hit Rate 98% = miss 0×10010080 0x100100a0 0×00000000 Runtime Log 0x100100c0 0x100100e0 Enabled 4 0x10010000 (.data) Reset Disconnect from MIPS Close 1 1 2 3 3 8 13 21 34 33 89 144 233 3// 010 98/ -- program is finished running --


Assignment 2: The Memory Reference Visualization tool:

The Fibonacci numbers are: 1 1 2 3 5 8 13 21 34 55 89 144 233 377 610 987 -- program is finished running --


- Với chương trình row:

Reset: reset completed.

+ Khi thực thi:




+ Khi thực thi xong:




- Với chương trình column:

+ Khi thực thi:



+ Khi thực thi xong:



- Với chương trình Fibonacci khi thực thi xong:

Memory Reference Visualization, Version 1.0			
Visualizing memory reference patterns			
Show unit boundaries (grid marks)		✓	Ž.
Memory Words per Unit	1	•	
Unit Width in Pixels	16	•	
Unit Height in Pixels	16	•	
Display Width in Pixels	256	•	
Display Height in Pixels	256	•	
Base address for display 0x10010000 (stati	ic data)	•	
— <u> </u>			
Counter value 10			
Tool Control			
Disconnect from MIPS Re	eset		Help Close