Lab1 设计一个FIR滤波器分离鸟类声音

目标

在完成本实验后, 您应当学会:

如何使用Vitis HLS构建一个项目 在Vitis HLS中进行仿真、综合与IP导出

简而言之,您将掌握使用HLS进行加速核设计与部署到PYNQ的基本流程。出于篇幅限制,本实验仅介绍基本工具操作流程。

环境要求

PYNQ-Z2远程实验室服务或物理板卡

Vitis HLS


Vivado

实验步骤 (Windows版本的HLS)

1. 在Vitis HLS中设计FIR


1.1 创建一个新项目

- 1. 打开Vitis HLS软件,点击Create Project,创建一个新的项目
- 2. 在Project name输入项目名fir_hls_prj,点击Browse选择一个合适的目录位置,点击Next




3. 点击Add Files...,将src目录下的fir.h和fir.cpp添加到项目中


4. 点击Top Function栏中的Browse按键,选择fir_wrap,这是我们进行综合时候的顶层函数,点击Next



5. 点击Add Files...,将src目录下的fir_tb.cpp添加到项目中,点击Next




6. 下面进入到Solution Configuration界面,保持其他选项不变,在Part Selection栏最右侧点击 字样的按钮,在Search栏的搜索框中输入xc7z020clg484-1,即PYNQ-Z2板卡所使用的器件型 号




7. 点击Finish,完成项目的创建

1.2 C-Simulation

- 1. 在完成项目创建后, Vitis HLS会跳转到新的界面, 其由四个主要部分组成:
 - 1. 左上方的Explorer,其包含了工程中的各个文件
 - 2. 左下方的Flow Navigator, 其展示了HLS设计中的各环节
 - 3. 右上方的编辑器区域,开发者在此修改设计的代码
 - 4. 右下方的Console,包含了控制台、报错信息、版本控制等




2. 下面,我们对设计进行C仿真。在左下方的Flow Navigator中点击Run C Simulation,在弹出的 C Simulation Dialog窗口中不做改动,点击OK进行C仿真



3. 等待数秒,在仿真完成后Vitis HLS自动打开一个log文件,可以看到已经设计通过了C仿真


1.3 C-Synthesis

1. 下面,我们对设计进行C综合。在左下方的Flow Navigator中点击Run C Synthesis,在弹出的C Synthesis - Active Solution窗口中保持各选项不变,点击OK开始综合




2. 等待数秒, Vitis HLS会将其综合的各步骤的信息打印在Console中

3. 综合完成后,会弹出 Systhesis Summary(solution1) 窗口,我们可以在此看到Vitis HLS 给出的时钟频率信息、时钟周期数和资源消耗等(在不同版本的Vitis HLS中,综合结果可能会有差异,且资源使用估算较保守,最终资源用量应以实现结果为准)




1.4 C/RTL Co-simulation

1. 下面,我们对设计进行C-RTL联合仿真。在左下方的Flow Navigator中点击Run C/RTL COSIMULATION,在弹出的Co-simulation Dialog窗口中保持各选项不变,点击OK开始综合




2. 等待约1分钟,C/RTL联合仿真的综合时间通常较长,仿真结束后会弹出Co-simulation Report(solution1) 窗口 ,包含了是否通过仿真、性能估测等信息




1.5 导出RTL

1. 下面,我们对设计进行RTL导出。在左下方的Flow Navigator中点击Export RTL,在弹出的 Export RTL窗口中保持各选项不变,点击OK开始RTL的导出



- 2. 等待约半分钟, Console中打印Finished Export RTL/Implementation. 表明RTL设计已经导出完成, 你可以在\fir_hls_prj\solution1\impl\export.zip找到导出的文件
- 3. 为了后续使用的便利,请将\fir_hls_prj\solution1\impl\export.zip文件解压到其所在目录下,即得到一个\fir_hls_prj\solution1\impl\export 文件夹



4. 至此,我们已经完成了FIR加速核的设计与导出