DLCD-mux8to1-vhdl-assignment

Name - 최원창 (Choi Won Chang)

Student ID - 2023032615

Major - Robotics Engineering

1. Objective

The purpose of this assignment is to implement an 8-to-1 multiplexer in VHDL and verify that a three-bit select signal routes one of eight input bits to the output.

이 과제의 목표는 VHDL 로 8-to-1 멀티플렉서를 구현하고, 3 비트 선택 신호가 8 개 입력 비트 중 하나를 선택하여 출력하는지 검증하는 것입니다.

2. VHDL Source Code

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity mux8to1 is
    port (
        d   : in  STD_LOGIC_VECTOR(7 downto 0);
        sel : in  STD_LOGIC_VECTOR(2 downto 0);
        y   : out STD_LOGIC
    );
end mux8to1;

architecture Behavioral of mux8to1 is
begin
    with sel select
        y <= d(0) when "000",
             d(1) when "001",
             d(2) when "010",
             d(3) when "011",
             d(4) when "100",
             d(5) when "101",
             d(6) when "110",
             d(7) when "111",
             '0'  when others;
end Behavioral;
```

3. Circuit Design

The entity mux8to1 has an eight-bit data input d, a three-bit select input sel, and a one-bit output y. In Logisim-evolution, d_in and sel_in connect to d and sel. The rightmost data bit is d(0), and the output follows y = d(unsigned(sel)). No clock is required.

mux8to1 은 8 비트 데이터 입력 d, 3 비트 선택 입력 sel, 1 비트 출력 y 를 가집니다. d_in 과 sel_in 을 해당 포트에 연결합니다. 데이터의 맨 오른쪽 비트는 d(0)이며, sel 을 이진 정수로 해석한 위치의 비트가 y 로 출력됩니다. 클록은 필요하지 않습니다.




Figure 1. Logisim-evolution circuit for the 8-to-1 multiplexer.

4. Simulation Results

Cases 1 to 8 select d(0) through d(7). In each case, only the selected bit is set to 1, and the observed output is 1. Cases 9 and 10 use mixed data with sel = 101 to verify that y follows d(5), including both output values. All ten screenshots agree with the selection rule.

사례 1~8 은 d(0)부터 d(7)까지 각 입력을 선택합니다. 선택한 비트만 1 로 설정했을 때 출력은 모두 1 입니다. 사례 9~10 은 sel = 101 과 혼합 데이터로 y 가 d(5)를 따르는지 확인하며, 출력 0 과 1 을 모두 검증합니다. 10 개 캡처가 선택 규칙과 일치합니다.

Case	d(7 downto 0)	sel	Selected input	Expected y	Observed y
1	00000001	000	d(0)	1	1
2	00000010	001	d(1)	1	1
3	00000100	010	d(2)	1	1
4	00001000	011	d(3)	1	1
5	00010000	100	d(4)	1	1
6	00100000	101	d(5)	1	1
7	01000000	110	d(6)	1	1
8	10000000	111	d(7)	1	1
9	11011111	101	d(5)	0	0
10	10111111	101	d(5)	1	1

The data column is written from d(7) on the left to d(0) on the right. For example, sel = 011 selects d(3), while sel = 101 selects d(5). The with-select statement also assigns 0 for select values containing non-binary logic states.

데이터 열은 왼쪽 d(7)부터 오른쪽 d(0) 순서로 표시했습니다. 예를 들어 sel = 011 이면 d(3), sel = 101 이면 d(5)를 선택합니다. with-select 문의 others 조건은 선택 신호에 비이진 논리 상태가 포함되었을 때 0 을 출력하도록 정의합니다.

4.1 Case 1 sel = 000

d = 00000001; selected input = d(0) = 1; observed y = 1.

sel = 000 은 d(0)를 선택합니다. 해당 비트가 1 이므로 출력 y = 1 이며 예상값과 일치합니다.




Figure 2. d = 00000001, sel = 000, observed y = 1.

4.2 Case 2 sel = 001

d = 00000010; selected input = d(1) = 1; observed y = 1.

sel = 001 은 d(1)를 선택합니다. 해당 비트가 1 이므로 출력 y = 1 이며 예상값과 일치합니다.




Figure 3. d = 00000010, sel = 001, observed y = 1.

4.3 Case 3 sel = 010

d = 00000100; selected input = d(2) = 1; observed y = 1.

sel = 010 은 d(2)를 선택합니다. 해당 비트가 1 이므로 출력 y = 1 이며 예상값과 일치합니다.




Figure 4. d = 00000100, sel = 010, observed y = 1.

4.4 Case 4 sel = 011

d = 00001000; selected input = d(3) = 1; observed y = 1.

sel = 011 은 d(3)를 선택합니다. 해당 비트가 1 이므로 출력 y = 1 이며 예상값과 일치합니다.




Figure 5. d = 00001000, sel = 011, observed y = 1.

4.5 Case 5 sel = 100

d = 00010000; selected input = d(4) = 1; observed y = 1.

sel = 100 은 d(4)를 선택합니다. 해당 비트가 1 이므로 출력 y = 1 이며 예상값과 일치합니다.




Figure 6. d = 00010000, sel = 100, observed y = 1.

4.6 Case 6 sel = 101

d = 00100000; selected input = d(5) = 1; observed y = 1.

sel = 101 은 d(5)를 선택합니다. 해당 비트가 1 이므로 출력 y = 1 이며 예상값과 일치합니다.




Figure 7. d = 00100000, sel = 101, observed y = 1.

4.7 Case 7 sel = 110

d = 01000000; selected input = d(6) = 1; observed y = 1.

sel = 110 은 d(6)를 선택합니다. 해당 비트가 1 이므로 출력 y = 1 이며 예상값과 일치합니다.




Figure 8. d = 01000000, sel = 110, observed y = 1.

4.8 Case 8 sel = 111

d = 10000000; selected input = d(7) = 1; observed y = 1.

sel = 111 은 d(7)를 선택합니다. 해당 비트가 1 이므로 출력 y = 1 이며 예상값과 일치합니다.




Figure 9. d = 10000000, sel = 111, observed y = 1.

4.9 Case 9 sel = 101

d = 11011111; selected input = d(5) = 0; observed y = 0.

d(5)만 0 이고 나머지 비트는 모두 1 입니다. sel = 101 에서 y = 0 이므로, 선택하지 않은 비트의 1 이 출력에 영향을 주지 않음을 확인했습니다.




Figure 10. d = 11011111, sel = 101, observed y = 0.

4.10 Case 10 sel = 101

d = 10111111; selected input = d(5) = 1; observed y = 1.

d(6)은 0 이지만 선택된 d(5)는 1 입니다. sel = 101 에서 y = 1 이므로 출력이 선택된 비트 값을 따름을 확인했습니다.




Figure 11. d = 10111111, sel = 101, observed y = 1.

5. Conclusion

The 8-to-1 multiplexer was implemented in VHDL and verified in Logisim-evolution. All eight select codes correctly routed their corresponding data bits. The mixed-data tests also confirmed both 0 and 1 outputs for d(5). Therefore, the observed circuit behavior agrees with y = d(unsigned(sel)).

8-to-1 멀티플렉서를 VHDL 로 구현하고 Logisim-evolution 에서 검증했습니다. 8 개 선택 코드가 각각 대응하는 데이터 비트를 출력했으며, 혼합 데이터 시험에서도 d(5)에 대한 출력 0 과 1 을 확인했습니다. 따라서 관측한 회로 동작은 선택된 입력 비트를 출력하는 규칙과 일치합니다.