DLCD-letters7seg-vhdl-assignment

Name - 최원창 (Choi Won Chang)

Student ID - 2023032615

Major - Robotics Engineering

1. Objective

The purpose of this assignment is to implement a VHDL decoder that displays the letters a, b, c, d, f and g on a seven-segment display, and to verify the six input selections in Logisim-evolution.

이 과제의 목표는 7 세그먼트 표시기에 a, b, c, d, f, g 를 표시하는 VHDL 디코더를 구현하고, Logisim-evolution 에서 6 개 선택값에 따른 표시 결과를 검증하는 것입니다. 과제에서 지정한 문자 목록에 e 는 포함되지 않습니다.

2. VHDL Source Code

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity letters7seg is
    port (
        sel : in STD_LOGIC_VECTOR(2 downto 0);
        sa, sb, sc, sd, se, sf, sg : out STD_LOGIC
    );
end letters7seg;

architecture Behavioral of letters7seg is
    -- Segment order: a b c d e f g; 1 = ON.
    signal segments : STD_LOGIC_VECTOR(6 downto 0);
begin
    with sel select
        segments <= "1111101" when "000", -- a
                    "0011111" when "001", -- b
                    "0001101" when "010", -- c
                    "0111101" when "011", -- d
                    "1000111" when "100", -- f
                    "1111011" when "101", -- g
                    "0000000" when others;

    sa <= segments(6);
    sb <= segments(5);
    sc <= segments(4);
    sd <= segments(3);
    se <= segments(2);
    sf <= segments(1);
    sg <= segments(0);
end Behavioral;
```

3. Circuit Design

The entity letters7seg has one three-bit input sel and seven one-bit outputs sa through sg. The selected pattern is assigned to segments(6 downto 0) in the order A B C D E F G. A value of 1 turns a segment on; 0 turns it off. This is a combinational circuit and requires no clock.

letters7seg 는 3 비트 입력 sel 과 1 비트 출력 sa~sg 를 가집니다. segments(6 downto 0)는 A B C D E F G 순서이며, 1 은 점등, 0 은 소등을 의미합니다. 클록이 필요 없는 조합논리회로입니다.

In the Logisim-evolution circuit, sa through sg connect through tunnels A through G to the corresponding display segments. A is the top bar, B the upper-right bar, C the lower-right bar, D the bottom bar, E the lower-left bar, F the upper-left bar, and G the middle bar.

Logisim-evolution 에서는 sa~sg 를 터널 A~G 를 통해 해당 세그먼트에 연결합니다. A 는 위쪽, B 는 오른쪽 위, C 는 오른쪽 아래, D 는 아래쪽, E 는 왼쪽 아래, F 는 왼쪽 위, G 는 가운데 막대입니다.




Figure 1. Complete letters7seg circuit and seven-segment display.

Seven-segment letters are approximations: f uses the familiar F-shaped pattern, and g uses a 9-like pattern. The labels A through G identify physical segments, not the letters being selected.

7 세그먼트의 형태에 맞춰 문자를 표현하므로 f 는 F 모양, g 는 숫자 9 와 비슷한 모양으로 표시됩니다. 회로의 A~G 라벨은 표시할 문자가 아니라 각 세그먼트의 위치를 나타냅니다.

4. Simulation Results

Six screenshots show sel = 000 through 101. In each screenshot, the illuminated bars match the VHDL pattern for the selected letter. The table separates these observed cases from the two unused input codes.

6 개 스크린샷에서 sel = 000~101 의 표시 결과를 확인했습니다. 각 화면의 점등 막대는 해당 문자에 정의된 VHDL 패턴과 일치합니다. 아래 표에는 관측한 6 개 사례와 사용하지 않는 2 개 입력 코드를 구분하여 정리했습니다.

sel	Letter	A B C D E F G	Segments on	Observation
000	a	1111101	A, B, C, D, E, G	Matches / 일치
001	b	0011111	C, D, E, F, G	Matches / 일치
010	c	0001101	D, E, G	Matches / 일치
011	d	0111101	B, C, D, E, G	Matches / 일치
100	f	1000111	A, E, F, G	Matches / 일치
101	g	1111011	A, B, C, D, F, G	Matches / 일치
110	Blank	0000000	None	Not captured
111	Blank	0000000	None	Not captured

The blank results for 110 and 111 are expected from the others clause in the source code; screenshots for those two cases were not supplied. The letter e is intentionally omitted because the assignment specifies a, b, c, d, f and g.

110 과 111 의 소등 결과는 코드의 others 조건으로부터 예상한 동작이며, 두 입력에 대한 캡처는 제공되지 않았습니다. e 를 건너뛰고 f 와 g 를 표시하는 것은 과제의 문자 목록을 따른 정상 동작입니다.

4.1 Case 1 sel = 000 Letter a

Pattern A–G = 1111101. ON: A, B, C, D, E, G. 관측한 점등 패턴이 예상값과 일치합니다.




Figure 2. sel = 000; displayed letter a.

4.2 Case 2 sel = 001 Letter b

Pattern A–G = 0011111. ON: C, D, E, F, G. 관측한 점등 패턴이 예상값과 일치합니다.




Figure 3. sel = 001; displayed letter b.

4.3 Case 3 sel = 010 Letter c

Pattern A–G = 0001101. ON: D, E, G. 관측한 점등 패턴이 예상값과 일치합니다.




Figure 4. sel = 010; displayed letter c.

4.4 Case 4 sel = 011 Letter d

Pattern A–G = 0111101. ON: B, C, D, E, G. 관측한 점등 패턴이 예상값과 일치합니다.




Figure 5. sel = 011; displayed letter d.

4.5 Case 5 sel = 100 Letter f

Pattern A–G = 1000111. ON: A, E, F, G. 관측한 점등 패턴이 예상값과 일치합니다.




Figure 6. sel = 100; displayed letter f.

4.6 Case 6 sel = 101 Letter g

Pattern A–G = 1111011. ON: A, B, C, D, F, G. 관측한 점등 패턴이 예상값과 일치합니다.




Figure 7. sel = 101; displayed letter g.

5. Conclusion

The VHDL decoder displays the six required letters a, b, c, d, f and g. All six supplied Logisim-evolution screenshots match their corresponding active-high segment patterns. The sequence correctly omits e, as required by the assignment. Inputs 110 and 111 are defined to turn all segments off; their behavior is specified by the code and was not documented in the supplied screenshots.

VHDL 디코더를 이용하여 과제에서 요구한 a, b, c, d, f, g 를 표시했습니다. 제공된 Logisim-evolution 스크린샷 6 개에서 점등 패턴이 코드의 정의와 모두 일치함을 확인했습니다. e 를 제외한 문자 순서는 과제 요구사항에 따른 것입니다. 입력 110 과 111 은 전체 소등으로 정의되어 있으며, 해당 동작은 코드에 명시되어 있지만 제공된 캡처에서는 확인하지 않았습니다.