DLCD-rs_latch-vhdl-assignment

RS 래치 / RS latch

1. 목적 / Objective

두 NOR 게이트를 교차 연결해 Set, Reset, Hold 및 금지 입력을 시험한다.

Cross-couple two NOR gates and test set, reset, hold and the forbidden input.

2. VHDL 소스 / VHDL source

```
library ieee;
use ieee.std_logic_1164.all;

entity rs_latch is
    port (
        s   : in  std_logic;
        r   : in  std_logic;
        q   : out std_logic;
        q_n : out std_logic
    );
end entity rs_latch;

architecture nor_gates of rs_latch is
    signal q_feedback   : std_logic;
    signal q_n_feedback : std_logic;
begin
    q_feedback   <= r nor q_n_feedback;
    q_n_feedback <= s nor q_feedback;

    q   <= q_feedback;
    q_n <= q_n_feedback;
end architecture nor_gates;
```

3. Logisim 회로 / Logisim circuit

S=1, R=0이면 Q=1이고, S=0, R=1이면 Q=0이다. S=R=0에서는 직전 상태를 유지한다.

S=1 and R=0 sets Q. S=0 and R=1 resets Q. Both low preserves the previous state.




그림 1. Logisim에서 동작을 확인한 게이트 수준 회로.

Figure 1. Gate-level circuit observed during Logisim simulation.

4. 합성 회로 / Synthesized schematic

합성 넷리스트에서 두 NOR 게이트와 교차 피드백 연결을 확인했다.

The synthesis netlist contains two NOR gates with cross-coupled feedback.




그림 2. GHDL 합성 넷리스트를 바탕으로 그린 회로도.

Figure 2. Schematic drawn from the GHDL synthesis netlist.

5. 통합 비교 프로젝트 / Combined comparison project

같은 입력 핀을 위쪽 게이트 회로와 아래쪽 VHDL Entity에 연결했다. Q와 Q_n은 각 구현의 출력 핀에서 따로 읽는다.

The same input pins drive the gate circuit above and the embedded VHDL entity below. Each implementation has its own Q and Q_n output pins.




그림 3. 제출용 .circ의 게이트, VHDL Entity 및 공통 입력 배선.

Figure 3. Gates, embedded VHDL entity and shared wiring in the submitted .circ.

동시 비교 시 Logisim의 Simulate 메뉴에서 VHDL 시뮬레이션을 활성화한다. Logisim에서 게이트 회로를, GHDL에서 VHDL 합성 전후를 같은 입력 순서로 시험했다.

For interactive comparison, enable VHDL simulation in Logisim. The gate circuit was tested in Logisim, and the pre- and post-synthesis VHDL models were tested in GHDL using the same input sequence.

6. 시험 결과 / Simulation results

6개 단계의 입력과 출력을 표에 정리했다. Logisim과 VHDL의 확인 대상 출력이 일치했다.

The table lists 6 stimulus steps. The checked outputs agreed in Logisim and VHDL.

단계 / Step	시작 / Start (ns)	입력 / Inputs	출력 / Outputs
1	0	0 1	0 1
2	10	0 0	0 1
3	20	1 0	1 0
4	30	0 0	1 0
5	40	1 1	0 0
6	50	0 1	0 1

열 순서 S R / Q Q_n

Column order S R / Q Q_n

7. 파형 및 결론 / Waveform and conclusion




그림 4. GHDL 시뮬레이션의 VCD 데이터로 그린 파형.

Figure 4. Waveform plotted from the GHDL simulation VCD.

금지 입력 S=R=1에서는 두 출력이 모두 0이다. R=1을 유지하며 S를 0으로 내리면 Reset으로 복구된다. 두 입력을 동시에 내리면 최종 상태가 보장되지 않는다.

Both outputs are low while S=R=1. Lowering S with R held high recovers the reset state. Releasing both inputs together leaves the final state undetermined.