DLCD-jk_flip_flop-vhdl-assignment

JK 플립플롭 / JK flip-flop

1. 목적 / Objective

NAND 게이트와 피드백을 사용해 상승 에지 JK 플립플롭을 구현한다.

Implement a rising-edge JK flip-flop using NAND gates and feedback.

2. VHDL 소스 / VHDL source

```
library ieee;
use ieee.std_logic_1164.all;

entity jk_flip_flop is
    port (
        j    : in  std_logic;
        k    : in  std_logic;
        clk  : in  std_logic;
        q    : out std_logic;
        q_n  : out std_logic
    );
end entity jk_flip_flop;

architecture rtl of jk_flip_flop is
    signal stored : std_logic;
begin
    update_state : process(clk)
    begin
        if rising_edge(clk) then
            case std_logic_vector'(j & k) is
                when "00" => null;
                when "01" => stored <= '0';
                when "10" => stored <= '1';
                when "11" => stored <= not stored;
                when others => stored <= 'X';
            end case;
        end if;
    end process;

    q   <= stored;
    q_n <= not stored;
end architecture rtl;
```

3. Logisim 회로 / Logisim circuit

NAND 15개로 다음 상태 논리와 마스터·슬레이브 저장부를 구성했다. 다음 입력은 (J AND Q_n) OR (NOT K AND Q)이다.

Fifteen NAND gates implement the next-state logic and master-slave storage. The data input is (J AND Q_n) OR (NOT K AND Q).




그림 1. Logisim에서 동작을 확인한 게이트 수준 회로.

Figure 1. Gate-level circuit observed during Logisim simulation.

4. 합성 회로 / Synthesized schematic

합성 넷리스트는 JK 선택 논리, 상승 에지 D 플립플롭, Q_n 인버터를 포함한다.

The synthesis netlist includes JK selection logic, a rising-edge D flip-flop and an inverter for Q_n.




그림 2. GHDL 합성 넷리스트를 바탕으로 그린 회로도.

Figure 2. Schematic drawn from the GHDL synthesis netlist.

5. 통합 비교 프로젝트 / Combined comparison project

같은 입력 핀을 위쪽 게이트 회로와 아래쪽 VHDL Entity에 연결했다. Q와 Q_n은 각 구현의 출력 핀에서 따로 읽는다.

The same input pins drive the gate circuit above and the embedded VHDL entity below. Each implementation has its own Q and Q_n output pins.




그림 3. 제출용 .circ의 게이트, VHDL Entity 및 공통 입력 배선.

Figure 3. Gates, embedded VHDL entity and shared wiring in the submitted .circ.

동시 비교 시 Logisim의 Simulate 메뉴에서 VHDL 시뮬레이션을 활성화한다. Logisim에서 게이트 회로를, GHDL에서 VHDL 합성 전후를 같은 입력 순서로 시험했다.

For interactive comparison, enable VHDL simulation in Logisim. The gate circuit was tested in Logisim, and the pre- and post-synthesis VHDL models were tested in GHDL using the same input sequence.

6. 시험 결과 / Simulation results

20개 단계의 입력과 출력을 표에 정리했다. Logisim과 VHDL의 확인 대상 출력이 일치했다. 1단계는 Reset 준비 상태다.

The table lists 20 stimulus steps. The checked outputs agreed in Logisim and VHDL. Step 1 prepares the reset.

단계 / Step	시작 / Start (ns)	입력 / Inputs	출력 / Outputs
1	0	0 1 0	준비 / Setup
2	10	0 1 1	0 1
3	20	1 1 1	0 1
4	30	1 1 0	0 1
5	40	1 0 0	0 1
6	50	1 0 1	1 0
7	60	1 0 0	1 0
8	70	0 0 0	1 0
9	80	0 0 1	1 0
10	90	0 0 0	1 0
11	100	1 1 0	1 0
12	110	1 1 1	0 1
13	120	1 1 0	0 1
14	130	1 1 1	1 0
15	140	1 1 0	1 0
16	150	0 1 0	1 0
17	160	0 1 1	0 1
18	170	0 1 0	0 1
19	180	0 0 0	0 1
20	190	0 0 1	0 1

열 순서 J K CLK / Q Q_n

Column order J K CLK / Q Q_n

7. 파형 및 결론 / Waveform and conclusion




그림 4. GHDL 시뮬레이션의 VCD 데이터로 그린 파형.

Figure 4. Waveform plotted from the GHDL simulation VCD.

J,K가 00이면 유지, 01이면 Reset, 10이면 Set, 11이면 Toggle한다. 11을 유지한 두 상승 에지에서 Q가 1→0→1로 반전했다.

JK=00 holds, 01 resets, 10 sets and 11 toggles. Two rising edges with JK=11 changed Q from 1 to 0 and back to 1.