DLCD-d_flip_flop-vhdl-assignment

D 플립플롭 / D flip-flop

1. 목적 / Objective

두 D 래치와 인버터로 마스터·슬레이브 회로를 만들고 VHDL의 rising_edge(clk) 모델과 비교한다.

Build a master-slave circuit with two D latches and an inverter, and compare it with a VHDL rising_edge(clk) model.

2. VHDL 소스 / VHDL source

```
library ieee;
use ieee.std_logic_1164.all;

entity d_flip_flop is
    port (
        d   : in  std_logic;
        clk : in  std_logic;
        q   : out std_logic;
        q_n : out std_logic
    );
end entity d_flip_flop;

architecture rtl of d_flip_flop is
    signal stored : std_logic;
begin
    capture : process(clk)
    begin
        if rising_edge(clk) then
            stored <= d;
        end if;
    end process;

    q   <= stored;
    q_n <= not stored;
end architecture rtl;
```

3. Logisim 회로 / Logisim circuit

마스터에는 NOT CLK를, 슬레이브에는 CLK를 연결한다. CLK가 낮을 때 마스터가 D를 추적한다.

The master receives NOT CLK and the slave receives CLK. The master tracks D during the low phase.




그림 1. Logisim에서 동작을 확인한 게이트 수준 회로.

Figure 1. Gate-level circuit observed during Logisim simulation.

4. 합성 회로 / Synthesized schematic

GHDL 합성 결과는 상승 에지 D 플립플롭과 Q_n을 만드는 인버터로 구성된다.

GHDL inferred a rising-edge D flip-flop and an inverter that generates Q_n.



그림 2. GHDL 합성 넷리스트를 바탕으로 그린 회로도.

Figure 2. Schematic drawn from the GHDL synthesis netlist.

5. 통합 비교 프로젝트 / Combined comparison project

같은 입력 핀을 위쪽 게이트 회로와 아래쪽 VHDL Entity에 연결했다. Q와 Q_n은 각 구현의 출력 핀에서 따로 읽는다.

The same input pins drive the gate circuit above and the embedded VHDL entity below. Each implementation has its own Q and Q_n output pins.




그림 3. 제출용 .circ의 게이트, VHDL Entity 및 공통 입력 배선.

Figure 3. Gates, embedded VHDL entity and shared wiring in the submitted .circ.

동시 비교 시 Logisim의 Simulate 메뉴에서 VHDL 시뮬레이션을 활성화한다. Logisim에서 게이트 회로를, GHDL에서 VHDL 합성 전후를 같은 입력 순서로 시험했다.

For interactive comparison, enable VHDL simulation in Logisim. The gate circuit was tested in Logisim, and the pre- and post-synthesis VHDL models were tested in GHDL using the same input sequence.

6. 시험 결과 / Simulation results

9개 단계의 입력과 출력을 표에 정리했다. Logisim과 VHDL의 확인 대상 출력이 일치했다.

The table lists 9 stimulus steps. The checked outputs agreed in Logisim and VHDL.

단계 / Step	시작 / Start (ns)	입력 / Inputs	출력 / Outputs
1	10	0 1	0 1
2	20	1 1	0 1
3	30	1 0	0 1
4	40	0 0	0 1
5	50	1 0	0 1
6	60	1 1	1 0
7	70	0 1	1 0
8	80	0 0	1 0
9	90	0 1	0 1

열 순서 D CLK / Q Q_n

Column order D CLK / Q Q_n

7. 파형 및 결론 / Waveform and conclusion




그림 4. GHDL 시뮬레이션의 VCD 데이터로 그린 파형.

Figure 4. Waveform plotted from the GHDL simulation VCD.

첫 상승 에지에서 저장값이 정해진다. 이후 Q는 상승 에지에서 D를 저장하고, 하강 에지와 클록 고정 구간에서는 직전 값을 유지했다.

The first rising edge establishes the stored value. Q captures D on later rising edges and holds across falling edges and changes in D between edges.