DLCD-d_latch-vhdl-assignment

D 래치 / D latch

1. 목적 / Objective

EN 입력이 있는 D 래치를 NAND 게이트와 VHDL로 구현하고 투명 상태와 유지 상태를 시험한다.

Implement an enabled D latch with NAND gates and VHDL, then test its transparent and hold states.

2. VHDL 소스 / VHDL source

```
library ieee;
use ieee.std_logic_1164.all;

entity d_latch is
    port (
        d   : in  std_logic;
        en  : in  std_logic;
        q   : out std_logic;
        q_n : out std_logic
    );
end entity d_latch;

architecture rtl of d_latch is
    signal stored : std_logic;
begin
    latch_d : process(d, en)
    begin
        if en = '1' then
            stored <= d;
        end if;
    end process;

    q   <= stored;
    q_n <= not stored;
end architecture rtl;
```

3. Logisim 회로 / Logisim circuit

NAND 5개로 데이터 반전, Set/Reset 입력 생성, 교차 피드백을 구현했다.

Five NAND gates invert D, generate the gated set and reset inputs, and store state through feedback.




그림 1. Logisim에서 동작을 확인한 게이트 수준 회로.

Figure 1. Gate-level circuit observed during Logisim simulation.

4. 합성 회로 / Synthesized schematic

GHDL 합성 결과는 EN으로 제어하는 D 래치와 Q_n을 만드는 인버터로 구성된다.

GHDL inferred an enabled D latch and an inverter that generates Q_n.




그림 2. GHDL 합성 넷리스트를 바탕으로 그린 회로도.

Figure 2. Schematic drawn from the GHDL synthesis netlist.

5. 통합 비교 프로젝트 / Combined comparison project

같은 입력 핀을 위쪽 게이트 회로와 아래쪽 VHDL Entity에 연결했다. Q와 Q_n은 각 구현의 출력 핀에서 따로 읽는다.

The same input pins drive the gate circuit above and the embedded VHDL entity below. Each implementation has its own Q and Q_n output pins.




그림 3. 제출용 .circ의 게이트, VHDL Entity 및 공통 입력 배선.

Figure 3. Gates, embedded VHDL entity and shared wiring in the submitted .circ.

동시 비교 시 Logisim의 Simulate 메뉴에서 VHDL 시뮬레이션을 활성화한다. Logisim에서 게이트 회로를, GHDL에서 VHDL 합성 전후를 같은 입력 순서로 시험했다.

For interactive comparison, enable VHDL simulation in Logisim. The gate circuit was tested in Logisim, and the pre- and post-synthesis VHDL models were tested in GHDL using the same input sequence.

6. 시험 결과 / Simulation results

8개 단계의 입력과 출력을 표에 정리했다. Logisim과 VHDL의 확인 대상 출력이 일치했다.

The table lists 8 stimulus steps. The checked outputs agreed in Logisim and VHDL.

단계 / Step	시작 / Start (ns)	입력 / Inputs	출력 / Outputs
1	0	0 1	0 1
2	10	1 1	1 0
3	20	1 0	1 0
4	30	0 0	1 0
5	40	0 1	0 1
6	50	0 0	0 1
7	60	1 0	0 1
8	70	1 1	1 0

열 순서 D EN / Q Q_n

Column order D EN / Q Q_n

7. 파형 및 결론 / Waveform and conclusion




그림 4. GHDL 시뮬레이션의 VCD 데이터로 그린 파형.

Figure 4. Waveform plotted from the GHDL simulation VCD.

EN=1이면 Q가 D를 따라간다. EN=0이면 D가 바뀌어도 저장한 0 또는 1을 유지한다.

Q follows D while EN=1. While EN=0, the latch retains its stored 0 or 1 as D changes.