DLCD-d_flip_flop_async-vhdl-assignment

비동기 D 플립플롭 / Asynchronous D flip-flop

1. 목적 / Objective

비동기 Set과 Clear가 있는 상승 에지 D 플립플롭을 구현하고 Clear 우선순위를 검증한다.

Implement a rising-edge D flip-flop with asynchronous set and clear, and verify clear priority.

2. VHDL 소스 / VHDL source

```
library ieee;
use ieee.std_logic_1164.all;

entity d_flip_flop_async is
    port (
        d    : in  std_logic;
        clk  : in  std_logic;
        set  : in  std_logic;
        clr  : in  std_logic;
        q    : out std_logic;
        q_n  : out std_logic
    );
end entity d_flip_flop_async;

architecture rtl of d_flip_flop_async is
    signal stored : std_logic;
begin
    update_state : process(clk, set, clr)
    begin
        if clr = '1' then
            stored <= '0';
        elsif set = '1' then
            stored <= '1';
        elsif rising_edge(clk) then
            stored <= d;
        end if;
    end process;

    q   <= stored;
    q_n <= not stored;
end architecture rtl;
```

3. Logisim 회로 / Logisim circuit

직접 배선으로 제어 신호를 두 래치에 전달한다. CLR=1이면 Set 경로를 차단하고 두 래치를 0으로 강제한다. CLR=0에서 SET=1이면 두 래치를 1로 강제한다.

Direct wires distribute the control signals to both latches. CLR=1 masks set and forces both latches low. With CLR=0, SET=1 forces both latches high.




그림 1. 제출용 .circ 파일의 게이트와 직접 배선을 재현한 회로도.

Figure 1. Gate and wire diagram rendered from the submitted .circ file.

4. 합성 회로 / Synthesized schematic

합성 넷리스트는 비동기 제어가 있는 D 플립플롭을 포함한다. SET OR CLR이 비동기 동작을 활성화하며, CLR이 강제 출력값을 선택한다.

The synthesis netlist contains a D flip-flop with asynchronous control. SET OR CLR activates that control, and CLR selects the forced value.




그림 2. GHDL 합성 넷리스트를 바탕으로 그린 회로도.

Figure 2. Schematic drawn from the GHDL synthesis netlist.

5. 통합 비교 프로젝트 / Combined comparison project

같은 입력 핀을 위쪽 게이트 회로와 아래쪽 VHDL Entity에 연결했다. Q와 Q_n은 각 구현의 출력 핀에서 따로 읽는다.

The same input pins drive the gate circuit above and the embedded VHDL entity below. Each implementation has its own Q and Q_n output pins.




그림 3. 제출용 .circ의 게이트, VHDL Entity 및 공통 입력 배선.

Figure 3. Gates, embedded VHDL entity and shared wiring in the submitted .circ.

동시 비교 시 Logisim의 Simulate 메뉴에서 VHDL 시뮬레이션을 활성화한다. Logisim에서 게이트 회로를, GHDL에서 VHDL 합성 전후를 같은 입력 순서로 시험했다.

For interactive comparison, enable VHDL simulation in Logisim. The gate circuit was tested in Logisim, and the pre- and post-synthesis VHDL models were tested in GHDL using the same input sequence.

6. 시험 결과 / Simulation results

27개 단계의 입력과 출력을 표에 정리했다. Logisim과 VHDL의 확인 대상 출력이 일치했다.

The table lists 27 stimulus steps. The checked outputs agreed in Logisim and VHDL.

단계 / Step	시작 / Start (ns)	입력 / Inputs	출력 / Outputs
1	0	0 0 0 1	0 1
2	10	0 0 1 1	0 1
3	20	0 0 1 0	1 0
4	30	0 0 0 0	1 0
5	40	0 0 0 1	0 1
6	50	0 0 0 0	0 1
7	60	0 1 0 0	0 1
8	70	0 1 1 0	1 0
9	80	0 1 0 0	1 0
10	90	1 1 0 0	1 0
11	100	1 1 0 1	0 1
12	110	1 1 1 1	0 1
13	120	1 0 1 1	0 1
14	130	1 1 1 1	0 1
15	140	1 1 0 1	0 1
16	150	1 1 0 0	0 1
17	160	1 0 0 0	0 1
18	170	1 1 0 0	1 0
19	180	0 1 0 0	1 0
20	190	0 0 0 0	1 0
21	200	0 1 0 0	0 1
22	210	0 1 1 0	1 0
23	220	0 1 1 1	0 1
24	230	0 1 0 0	0 1
25	240	0 0 0 0	0 1
26	250	0 0 1 0	1 0
27	260	0 0 0 1	0 1

열 순서 D CLK SET CLR / Q Q_n

Column order D CLK SET CLR / Q Q_n

7. 파형 및 결론 / Waveform and conclusion




그림 4. GHDL 시뮬레이션의 VCD 데이터로 그린 파형.

Figure 4. Waveform plotted from the GHDL simulation VCD.

SET과 CLR이 모두 1이면 Q=0이었다. 제어 신호를 해제하면 저장값이 유지되고, 정상 모드에서는 상승 에지에서만 D를 저장했다.

Q stayed low when SET and CLR were both high. Releasing the controls preserved the stored value. In normal operation, Q captured D only on rising edges.

8. 터널을 사용한 배선 / Wiring with tunnels

그림 5는 같은 비동기 Set/Clear D 플립플롭을 터널로 연결한 회로다. 같은 이름의 터널은 동일한 신호를 연결한다.

Figure 5 shows the same asynchronous set/clear D flip-flop wired with tunnels. Tunnels with the same label connect the same signal.




그림 5. 터널로 신호를 연결한 Logisim 회로.

Figure 5. Logisim circuit with named tunnels.

Logisim에서 터널을 사용하면 긴 배선과 교차선을 줄일 수 있어, 제어 신호와 피드백 경로가 복잡한 회로를 더 읽기 쉽게 정리할 수 있다.

Named tunnels reduce long wires and crossings in Logisim, improving the readability of circuits with many control and feedback paths.