

NOT Gate VHDL Simulation Report

Name – 최원창(Choi Won Chang)

Student ID – 2023032615

Major – Robotics Engineering

1. Objective

The purpose of this assignment is to implement a NOT gate using VHDL and verify its operation through simulation in Logisim-evolution.

이 과제의 목표는 VHDL 을 사용해 NOT 게이트를 구현하고, Logisim-evolution 시뮬레이션을 통해 동작을 검증하는 것입니다.

2. VHDL Source Code

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY not_gate IS
    PORT (
        a : IN std_logic;
        y : OUT std_logic
    );
END not_gate;

ARCHITECTURE Behavioral OF not_gate IS
BEGIN
    y <= NOT a;
END Behavioral;
```

3. Circuit Design

The VHDL entity not_gate has one input port (a) and one output port (y). In Logisim-evolution, the input pin a was connected to the VHDL component input, and the component output y was connected to the output pin.

VHDL 엔터티 not_gate 는 입력 포트 하나(a)와 출력 포트 하나(y)를 가지고 있습니다. Logisim-evolution 에서 입력 핀 a 는 VHDL 구성 요소의 입력에 연결되었고, 구성 요소의 출력 y 는 출력 핀에 연결되었습니다.




Figure 1. Logisim-evolution NOT gate circuit.

4. Simulation Results

The expected NOT gate behavior is that the output is the logical inverse of the input. The following two cases were verified in Logisim-evolution.

NOT 게이트의 예상 동작은 출력이 입력의 논리적 반대값이라는 것입니다. 다음 두 사례는 Logisim-evolution 에서 검증되었습니다.

Test case	Input a	Output y
Case 1	0	1
Case 2	1	0

4.1 Case 1: a = 0

When the input a is set to 0, the simulated output y is 1. This agrees with the truth table of a NOT gate.

입력 a 가 0 으로 설정되면, 시뮬레이션된 출력 y 는 1 이 됩니다. 이는 NOT 게이트의 진리표와 일치합니다.




Figure 2. Simulation result for $a = 0$ and $y = 1$.

4.2 Case 2: a = 1

When the input a is set to 1, the simulated output y is 0. This agrees with the truth table of a NOT gate.

입력 a 가 1 로 설정되면, 시뮬레이션된 출력 y 는 0 이 됩니다. 이는 NOT 게이트의 진리표와 일치합니다.




Figure 3. Simulation result for $a = 1$ and $y = 0$.

5. Conclusion

The NOT gate was successfully implemented using VHDL and simulated in Logisim-evolution. The results confirmed that when $a = 0$, $y = 1$, and when $a = 1$, $y = 0$. Therefore, the circuit correctly performs the NOT operation.

NOT 게이트는 VHDL 을 사용해 성공적으로 구현되었으며 Logisim-evolution 에서 시뮬레이션되었습니다. 결과는 x 가 0 일 때 y 는 1 이고, x 가 1 일 때 y 는 0 임을 확인해 주었습니다. 따라서 회로는 NOT 연산을 올바르게 수행합니다.