DLCD-voting25-vhdl-assignment

Name - 최원창 (Choi Won Chang)

Student ID - 2023032615

Major - Robotics Engineering

1. Objective

The purpose of this assignment is to implement a 25-person majority voting circuit in VHDL. Each input bit represents one vote: 1 is approval and 0 is disapproval. The proposal passes when at least 13 of the 25 votes are 1. Screenshots are used to examine the boundary between 12 and 13 approvals.

이 과제의 목표는 VHDL 로 25 인 다수결 투표 회로를 구현하는 것입니다. 입력 비트 하나는 한 사람의 표를 나타내며, 1 은 찬성, 0 은 반대입니다. 25 명 중 13 명 이상이 찬성하면 가결합니다. 스크린샷을 통해 찬성 12 표와 13 표 사이의 판정 경계를 확인합니다.

2. VHDL Source Code

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity voting25 is
    port (
        votes  : in  STD_LOGIC_VECTOR(24 downto 0);
        passed : out STD_LOGIC
    );
end voting25;

architecture Behavioral of voting25 is
begin
    process(votes)
        variable count : integer range 0 to 25;
    begin
        count := 0;

        for i in votes'range loop
            if votes(i) = '1' then
                count := count + 1;
            end if;
        end loop;

        if count >= 13 then
            passed <= '1';
        else
            passed <= '0';
        end if;
    end process;
end Behavioral;
```

3. Circuit Design

The entity voting25 has a 25-bit input votes(24 downto 0) and a one-bit output passed. The process resets a local count to 0, scans every input bit, and counts the bits equal to 1. It assigns passed = 1 for count >= 13 and passed = 0 otherwise. The circuit is combinational and has no clock or accumulated vote history.

voting25 는 25 비트 입력 votes(24 downto 0)와 1 비트 출력 passed 를 가집니다. 프로세스는 지역 변수 count 를 0 으로 초기화한 뒤 각 비트의 1 을 세고, count 가 13 이상이면 passed = 1, 그 외에는 0 을 출력합니다. 클록이나 이전 투표값을 누적하는 기능이 없는 조합논리회로입니다.

In Logisim-evolution, votes_in connects to votes. The passed output drives passed_out and the PASSED LED. In the supplied stable screenshots, a red LED indicates passed = 1 and a dark LED indicates passed = 0.

Logisim-evolution 에서 votes_in 은 votes 에 연결되고, passed 는 passed_out 과 PASSED LED 에 연결됩니다. 제공된 안정된 출력 화면에서 빨간 LED 는 passed = 1, 어두운 LED 는 passed = 0 을 나타냅니다.




Figure 1. The voting25 circuit with 13 approvals and passed = 1.

4. Simulation Results

Case	Approvals	Expected	Observed	Assessment
1	12	0	U	Unresolved state
2	13	1	1	Matches
3	12	0	0	Matches
4	13	1	1	Matches

Cases 2 to 4 match the expected majority decision. Case 1 shows U, an uninitialized logic state, rather than a valid 0 or 1; it is retained as an unresolved observation. Its exact cause cannot be determined from the screenshot alone.

사례 2~4 는 예상한 다수결 판정과 일치합니다. 사례 1 의 U 는 정상적인 0 또는 1 이 아닌 초기화되지 않은 논리 상태이므로, 판정이 확인되지 않은 관측값으로 기록했습니다. 정확한 원인은 캡처만으로 판단할 수 없습니다.

4.1 Case 1 12 approvals

votes(24 downto 0) = 0 00000000 00001111 11111111 (binary)

Expected passed = 0; observed passed = U. The LED is dark, but the U output and blue wire do not establish a valid rejection result.

예상 출력은 0 이나 관측값은 U 입니다. LED 가 꺼져 있어도 U 출력과 파란 배선은 정상적인 부결 결과를 입증하지 못합니다.




Figure 2. 12 approvals; expected passed = 0, observed passed = U.

4.2 Case 2 13 approvals

votes(24 downto 0) = 0 00000000 00011111 11111111 (binary)

The 13 low-order bits are 1. The observed output is 1 and the LED is red, matching the minimum approval count for passage.

하위 13 개 비트가 1 입니다. 출력 1 과 빨간 LED 를 확인했으며, 최소 가결 기준인 찬성 13 표와 일치합니다.




Figure 3. 13 approvals; expected passed = 1, observed passed = 1.

4.3 Case 3 12 approvals

votes(24 downto 0) = 0 10101010 00101011 10011010 (binary)

The distributed input contains 12 ones. The observed output is 0 and the LED is dark, correctly rejecting the proposal.

분산된 입력 패턴에서 1 은 12 개입니다. 출력은 0 이고 LED 가 꺼져 있어 과반수에 미달한 안건이 부결됨을 확인했습니다.




Figure 4. 12 approvals; expected passed = 0, observed passed = 0.

4.4 Case 4 13 approvals

votes(24 downto 0) = 0 10101010 10101011 10011010 (binary)

Compared with Case 3, votes(15) changes from 0 to 1. The count rises from 12 to 13; passed changes from 0 to 1 and the LED turns red.

사례 3 에서 votes(15)를 0 에서 1 로 바꾼 경우입니다. 찬성이 12 표에서 13 표로 늘면서 출력이 0 에서 1 로 변하고 LED 가 빨간색으로 켜집니다.




Figure 5. 13 approvals; expected passed = 1, observed passed = 1.

5. Conclusion

The VHDL design implements a 25-person majority decision with a threshold of 13 approvals. The stable screenshots verify rejection at 12 approvals and passage at 13 approvals. The one-bit change between Cases 3 and 4 demonstrates the decision boundary. Case 1 remains an unresolved U-state capture and is not counted as a successful functional test.

VHDL 로 찬성 13 표 이상을 가결 기준으로 하는 25 인 다수결 회로를 구현했습니다. 안정된 출력 캡처에서 찬성 12 표의 부결과 13 표의 가결을 확인했습니다. 특히 사례 3~4 의 한 비트 변화로 판정 경계를 검증했습니다. 사례 1 은 U 상태가 관측된 화면으로 남겨 두었으며 정상 동작을 입증한 시험으로 계산하지 않았습니다.