# 同济大学计算机系

## 数字逻辑课程综合实验报告




学	号.	2250748	
姓	名	王渝鹮	
专	业.	信息安全	
授课	· 老师	 张冬冬	

### 一、实验内容

本项目为基于 MP3(VS1003B)、PS2 键盘、NEXYS-4 的电子琴数字系统。根据键盘按下不同的按键,由 MP3 播放事先存储在 IP 核中的不同音(允许调节音量),板上七段数码管显示当前按下音,模拟实现简易的三个八度电子琴。

生成 bit 流下板后,连接键盘、MP3(接耳机或音响),将 J15 置 1,便可以自行演奏。键盘的 1-7、Q-U、A-J 分别对应低、中、高三个八度的 do、re、mi、fa、so、la、xi。数码管的 1、2 两位显示当前接下的按键音(抬起或接下无效键则显示 00),数码管的第 8 位显示当前音量(总共有 0-9)10 个等级,音量可通过键盘的 ↑ ↓ 来调节。

### 二、电子琴数字系统总框图



### 三、系统控制器设计

本系统的输入较多,连接两个外设,但总体流程可简化为收到播放信号,才开始执行系统的主要功能,核心状态图在 MP3 中。"播放信号"有两个——全局复位信号 Y 和播放信号 X。当键盘按下指定键时 X 才会激活。

### 状态分析如下图所示

设义为于	着放言号	
硬复位	001	
软复位	010	
设置音量	0 1 1	七丁妆态、至了3个融发器
设置音调	100	
设置时钟	101	
播放	110	
等手	000	


### 可写状态转移表

	(心) 十文 1分 1						
状	で特力						
		现合下	25	次态	<b>v</b> S		致入
	Q2	吸加	Q."	次た。	Q1	Q <sub>D</sub>	
So	0	0	0	D	0	ſ	X=0 X=1
				0	0	0	X=0
Si	O	0	j	0		0	
S> S>	0	I.	0	0	1	)	
Sz	0	I	1	1	0	0	
Sy	1	0	0	1	0	)	
SI	1	O	1	1	1	0	
S	1		0	1	1	0	X= 1
U				0	0	0	X=0


控制命令逻辑表达式

$$\begin{array}{lll}
\left(Q_{2}^{n+1}\right) &=& \left(Q_{1}Q_{0}Q_{2}^{n} + \left(\overline{Q}_{1}^{n} + Q_{1}^{n}\overline{Q}_{0}^{n} \times\right)Q_{2}^{n} \\
Q_{1}^{n+1} &=& \left(\overline{Q}_{2}^{n}\overline{Q}_{0}^{n} + \overline{Q}_{0}^{n} \times\right)Q_{1}^{n} \\
Q_{0}^{n+1} &=& \left(\overline{Q}_{2}^{n} + \chi + \overline{Q}_{2}^{n}Q_{1}^{n} + Q_{2}^{n}\overline{Q}_{1}^{n}\right)\overline{Q}_{0}^{n}
\end{array}$$


状态图



ASM 流程图




Logisim



## 四、子系统模块建模

### 1, module divider




input clk100Mhz output clk1000hz output clk2Mhz

分频器,可以将输入的 100MHz 的时钟信号分频为 1000hz 和 2MHz,用于其他模块的时钟输入。

output clk1000hz: 内部实现了一个计数器 cnt,它在每个 100MHz 时钟的上升沿增加。当 计数器达到 50000 时(因为 100MHz 时钟每 10ns 跳动一次,所以 50000 次就是 50000 \* 10ns = 500us,对应 1000Hz 的周期的一半),计数器重置为 0,并且 clk1000hz 信号翻转其状态(从 0 变为 1 或从 1 变为 0)。这样,clk1000hz 在每 500us 翻转一次,形成一个 1000Hz 的方波信号。

output clk2Mhz:使用一个单独的计数器 cnt2MHz,在每个 100MHz 时钟的上升沿增加。当计数器达到 25 时(100MHz 时钟每 10ns 跳动一次,所以 25 次就是 250ns,对应 2MHz 的周期的一半),计数器重置为 0,并且 clk2Mhz 信号翻转其状态。因此,clk2Mhz 在每 250ns翻转一次,生成一个 2MHz 的方波信号。

### 2, module keyboard



input clk\_in, //系统时钟
input rst, //系统复位,低有效
input key\_clk, //PS2 键盘时钟输入 f4
input key\_data, //PS2 键盘数据输入 b2

output key\_state, //键盘的按下状态,按下置 1,松开置 0

output [7:0]key\_num, //按键键值对应的数字 output [7:0] key byte // 原始键盘扫描码


接受 PS2 键盘输入的数据,将键盘的扫描码转换为自定义的数字键值,输出自定义的对应数字以及键盘的原始扫描码。

首先,通过一系列触发器锁存键盘时钟和数据信号,以检测键盘时钟信号的下降沿。当检测到下降沿时,模块会读取 8 位数据,这些数据是通过一个计数器在每个下降沿处序列地从键盘数据线捕获的。读取的数据首先作为原始扫描码输出(key byte)。

此外,模块还能够识别键盘的断码(通常是 0xF0),这用于确定按键是被按下还是被释放。如果收到断码,模块会设置一个标志,并在下一个数据周期输出按键释放的状态;如果没有收到断码,则表示按键被按下,模块将输出相应的按键状态。

最后,模块包含一个解码逻辑,它将原始的扫描码转换成对应的数字键值,这个键值可以用于驱动其他模块,显示输出。

#### 3, module vocal



input clk,

input [7:0] key num, // 键码

input key\_state, // 键盘的按下状态,按下置 1, 松开置 0

output [3:0] vol class=9,//音量等级,最低为 0-最高为 9

output [15:0] vol=16'h0000//音量数值,用于后续 MP3 模块的具体赋值


控制电子琴音量。处理由键盘输入的键码,调节音量大小,同时输出音量等级和大小供后续模块的调整和显示输出。

主要实现音量调节和音量等级映射两个功能。

音量调节:模块利用输入的 key\_num(键码)和 key\_state(键盘状态)来判断是否需要调整音量。当用户按下与音量调节相关的键时(例如,键码 8'b01110101 用于音量增加,键码 8'b01110010 用于音量减少),模块内的 vol(音量控制值)将按照预定的步长 16'h197f 增加或减少。这一过程是通过一个内部计数器 clk\_cnt 同步于 clk(时钟信号)控制的,确保音量调整在指定的时钟周期后发生。

音量级别映射:模块还将内部的音量数值 vol 映射到 vol\_class (音量级别)输出,该输出是一个从 0 到 9 的数字,其中 0 代表最大音量,而 9 代表静音。这种映射允许模块输出一个简化的音量级别指标,可以用于直观显示当前的音量大小。

### 4, module mp3board



Input clk, //2mhz

inputrst,//系统复位,低有效inputplay,//开始播放始播放请求

input SO, //传出

input DREO, //数据请求, 高电平时可传输数据

input [7:0]music\_id, //第几首歌 input [15:0] volume, // 音量控制

output reg XCS, //SCI 传输读写指令

output reg XDCS, //SDI 传输数据

output SCK, //时钟 output reg SI, //传入 mp3

output reg XRESET, //硬件复位,低电平有效

模块通过内部状态机管理播放器的状态,包括复位、设置音量、播放音乐。 具体流程及各个功能如下。

(1) 初始化(negedge clk 下的 if 分支)

当 rst 为低电平或者音乐 ID 变化,或者音量改变时,状态机复位到初始状态,准备新的播放流程。

(2) 硬复位 (H RESET 状态)

置 XRESET 为低电平来对 MP3 解码器进行硬件复位。完成后,切换到软复位状态。

(3) 软复位 (S RESET 状态)

发送软复位指令 cmd 到 MP3 解码器。通过循环发送 32 位软复位指令,每个时钟周期发送一位,直到所有位都发送完毕。

(4) 设置音量 (SET VOL 状态)

模块发送音量设置指令,类似于软复位,它通过 SCI 接口发送音量设置命令到 MP3 解码器。

(5) 播放(PLAY 状态)

在播放状态,检查 play 信号,如果为低(即停止播放请求),则停止播放并复位到等待状态。如果 play 信号为高,则继续播放音乐。


将从块内存生成器读取的音乐数据(data0 到 data7)发送到 MP3 解码器。拉低 XDCS 信号,并在 DREQ 信号为高时将数据位 music data[cntSended - 1]发送给解码器。

(6) 音量变化 (posedge clk 下的 always 块)

每次时钟上升沿,检查音量 volume 是否与上次存储的 last\_volume 不同。如果不同,设置 volume changed 标志,并更新 last volume。

(7) IP 核的块内存生成器(blk\_mem\_gen\_x) 将事先存在 ip 核中的音乐文件根据 music id 从相应的生成器中读取数据,写入 datax。

#### 5, module Bin2BCD



input [7:0] number, //处理 8 位数字 output reg [3:0] bcd0,//个位 output reg [3:0] bcd1,//十位

将一个8位的二进制数转换为二进制编码的十进制(BCD)。使得十进制数的显示和处理更为直观。

转换过程使用了双倍加 3 算法在 always @(number)块中,每次 number 发生变化时,以下步骤会被执行:


- (1) 初始化临时寄存器  $temp\_bcd0$  和  $temp\_bcd1$  为 0,这两个临时寄存器用来存储中间的 BCD 值。
- (2) 对于 number 的每一位(从最高位到最低位),执行以下步骤:

检查 temp\_bcd0 和 temp\_bcd1 是否大于 4。如果是,就在相应的寄存器上加 3。这是因为 BCD 的每一个数字不能超过 9,在二进制到 BCD 的转换过程中,任何大于 4 的 4 位组在左移之前必须加 3 来保持十进制的有效性。

将 temp\_bcd0 和 temp\_bcd1 向左移动一位(相当于乘以 2),将 number 的当前位添加到 temp\_bcd0 的最低位。

(3) 循环完成后,将临时寄存器的值赋给输出寄存器 bcd0 和 bcd1。

### 6, module display num



input clk 1000hz,

input [7:0] score, // 输入的由键码转换的对应希望显示的数

input [3:0] vol\_class, // 新增音量级别输入 output reg [7:0] shift, // 控制 8 个数码管 output reg [6:0] oData, // 输出的数字

数码管显示模块,用于显示音量级别和音符。利用人眼的视觉暂留性实现单个数码管的对应 控制显示。

首先使用一个 Bin2BCD 子模块实例,它将 score 转换为两个 BCD 数字 Data[0]和 Data[1]。这样可以将分数值在数码管上以十进制形式显示。

在 always@(posedge clk\_1000hz)块中,使用一个计数器 cnt 来遍历所有的数码管,根据 cnt 的值,使用 shift 信号来激活特定的数码管。cnt 的值从 0 增加到 8,对应于 8 个数码管。通过将 shift 置为全 1,然后将特定位设为 0 来激活特定的数码管。

接下来,根据 cnt 的值,使用 oData 信号来确定显示的内容:

当 cnt 大于 1 且小于 6 时,即 1-6 号数码管不显示任何内容(关闭)。

当 cnt 为 7 时,即 7 号数码管,显示 vol\_class 的值,音量级别。使用 case 语句来为 oData 选择正确的 7 段信号组合,以显示对应的数字。


当 cnt 为 0 或 1 时,0-1 号数码管,显示分数的 BCD 表示,同样使用 case 语句为 oData 选择 正确的信号组合。

### 五、测试模块建模

### 1, module divider

生成一个 100MHz 的时钟信号。这是通过一个 initial 块来实现的,用一个 forever 循环来不断翻转 clk100Mhz 的值。100MHz 时钟周期为 10ns,所以每 5ns 翻转一次。

通过观察波形图可以看到 clk2Mhz 是符合分频预期的,因为 1000hz 分频太小所以无法在波形图观察,但两种分频的思路完全相同,由 2MHz 正确可以保证分频达到预期效果。



#### 2, module Bin2BCD

因为 Bin2BCD 模块是一个二进制到二进制编码的十进制(BCD)转换器,它能处理一个 8 位的二进制数,等价的十进制个位和十位分开输出给 bcd0 和 bcd1.

所以 testbench 的测试逻辑就是通过给输入的 number 赋不同的值,观察波形对应输出的 bcd0 和 bcd1,如果输出如期望值,则测试通过。

首先,将输入 number 初始化为 0,并等待 100 纳秒以确保所有的信号稳定下来。

然后,逐步给 number 赋予不同的值。

当 number 为 0 时, 预期的 BCD 输出应为 00。

当 number 为 1 时, 预期的 BCD 输出应为 01。

当 number 为 10 时, 预期的 BCD 输出应为 10 (注意, 这是十进制数 10 的 BCD 编码, 表示 为 0001 0000)。

当 number 为 99 时, 预期的 BCD 输出应为 99。


波形图如期望所示, 测试通过。



### 3, module display num

七段数码管显示模块我选择先仿真测试,再下板测试。

Testbench 的测试逻辑就是输入一个符合要求的 score(以 59)为例,按照上面刚分析过的模块的原理,根据当前激活的数码管(由 shift 确定),oData 将设置相应的段以显示数字或字母。期望在切换到 shift[0]和 shift[1]时 oData[0]和 oData[1]的值能符合预期。如波形图所示,刚好对应的是 9 和 5 的显示预期(不是看数值,而是七段数码管的显示规律),并在其他状态都显示为 0,符合设定。



下板测试实际上就是测试时钟频率显示能否如预期般能够让人眼观察到。下板测试,此时键盘模块尚未完成,所以直接规定输入的 score 值,而不接入键盘,以 24 为例,能观察到此时显示如预期所示,如图。



### 4, module keyboard

由于此时数码管显示模块和分频器模块已经成功测试完毕,对键盘模块的测试使用数码管实时显示效率更高,这也是数码管显示模块显示保留 8-F 的原因,实际音色显示不会用到这些显示,但在键盘模块测试时,按下键盘会在数码管实时显示接收到的键码,同时将 key\_state 连接到板上的 led 灯来判断按下松开处理是否正确。所以键盘模块选择下板测试。

#### 5, module vocal

音量模块部分的逻辑比较简单,接收键码,检查键码是否是上下箭头,更改音量大小和级别,输出。音量级别在最后的设计中本身就要在数码管显示,所以本模块也选择下板测试。按下上下箭头键,数码管显示如期望增大减小即测试完成。

### 6, module mp3board

(1) 对 MP3 模块的测试,首先要实现在 IP 核中音乐文件的存储,这需要有期望播放音乐的单轨道 midi 文件转换成的 coe 文件。对于每个音符的单轨道 midi 文件制作,我使用 Musescore 软件制作,并使用 Pic2Mif 软件将 midi 文件转换为 mif 文件(与 coe 文件格式相

近便于处理)。Mif 文件格式如左图,将其内容改为右图并将后缀调整为.coe 即可得到单音符的 coe 文件。





得到处理好的 coe 文件后将文件导入 ip 核,并在 MP3 模块实例化即可。


(2) 由于是测试的最后一个模块,一开始选择直接运行 top 模块下板测试,但部分音不发声,不确定是 MP3 模块问题还是 coe 文件不正确,所以最终选择写 testbench 观察波形图测试文件读入是否正确。多次测试发现,只有 coe 文件的第三行是 00000001 的文件可以成功发声,00010001 的则不发声,推测是代表单双轨道的文件头。

另外,对于 midi 文件的轨道数的确定,实际上我还使用了 c++代码辅助判断,通过读取文件头来判断轨道数,可以用于自己制作的 midi 文件,但不完全准确,因为本质上文件头可以修改,所以要保证测试的文件没有经过人为修改。当然我可以保证。

### 六、实验结果

- 1、子模块的仿真测试波形图以及下板图(含测试历程)
- (1) module divider

分频器的验证比较顺利,一遍过,贴图如下。




### (2) module display num (module Bin2BCD)

七段数码管的显示选择下板测试。此时下板测试的实例化模块仅有分频器和数码管显示模块。下板后可以成功在对应的数码管显示默认值 00(如图)。



由于此时没有完成键盘等模块,所以人为设置 display\_num 的实例化模块的 score 数值,发现无论设置什么数值,显示始终为 00。这里总结出确实应该自顶向上测试,应当选择先测试 display\_num 模块中的 Bin2BCD 模块,书写 Bin2BCD 的 testbench,观察波形图发现是 Bin2BCD 模块的处理逻辑有问题,修改后测试通过。下图一为 Bin2BCD 模块测试的波形图,下图二为修改过后可以正确显示的数码管。





至此 Bin2BCD 模块和 display\_num 模块都已经调试完毕确认无误。接下来 top 模块同时调用 keyboard 模块。但键盘按下任何按键均无反应。经询问了解是学校的 thinkpad 键盘的问题,更换键盘后成功。

### (3) module keyboard


对键盘模块的测试分为按键抬起落下部分、读取键码部分。

抬起落下部分主要是观察 key\_state 的值,由于换成波形图测试反而增加工作量,所以直接将 key\_state 作为 top 模块最终输出的量之一,对应板上的 V11led 灯,按下时亮,抬起灭。读取键码部分,之前完成的七段数码管部分特意保留了对 8-F 的显示(尽管最终显示用不到),但对于读入键码的直接显示起到了很大帮助,主板的使用手册上告知的键码有部分错误,通过这种方法可以直观的得到按键的键码,便于在读入部分设置转换的 ascii 值。

至此键盘可以成功的抬起落下、读入正确的键码,可以成功处理并输出期望显示的数给 display num 模块。


但仍存在一个遗留问题。

当键盘按下后需要等待大概 2 秒钟,数码管显示才会改变。接下来如果连续按,则可以无时差显示。另外,键盘支持热插拔,在热插拔后有了意外发现,重新插上后无需按下任何键,键盘都会输入 70 键码,key\_state 亮起,推测是键盘设置的一些休眠问题。解决方法是后接入主板,则可以无延时完成键码的接收传递处理显示。如图是最终调整后按下按键,显示对应的数值,key state 指示灯亮起,符合预期。



### (4) module vocal

vocal 部分的测试逻辑同键盘部分相似,同样是按下键盘的某个键,对应显示某个值,如图是按下 ↑ ↓ 后数码管首位显示。



#### (5) module mp3board

MP3 部分的测试遇到的问题是,按下按键后期望在同时响起对应的音,这还与 MP3 播放器不同,如果是播放完整的音乐,按下后延时几秒开始播放也无伤大雅,可是电子琴就完全不能延时播放。由于 mp3 是最后一个测试的模块,所以推测问题就在本模块而非其他模块造成的延时。经过反复检查,MP3 的 PLAY 部分会有默认的延时值设置,只要将数值改到无限小即消除延时。

至此每个子模块的测试均已完成,由于是前面模块共同参与后面模块的测试,所以 MP3 模块测试完成后即整个系统通过。

### 2、完成后的总体下板图



### 七、结论

### (1) 己完成内容

成功处理 PS2 键盘的输入并将其转化为期望数字显示在数码管上,成功处理 MP3 各种播放 设置并实现 ip 核数据文件的载入,将键盘、MP3、Nexys-4 板连接后各部件可以协同工作,基本实现预期设计的电子琴功能。

#### (2) 可改进部分

本项目的电子琴实现是靠 MP3 播放单个音符的音乐,实际上用 MP3 播放一整首音乐的逻辑与之完全相同,可以添加一个功能,就是播放完整曲目(例曲),其实我也在项目文件中放了一首完整歌曲的 coe 文件可供 ip 核导入 MP3 播放,只是没有为之配套对应的数码管显示,所以并未就此功能继续延伸。

### 八、心得体会及建议

#### (1) 期望与实践

经历本次项目完成后较为直观感受到了理论代码与实际测试的差距,接通硬件后有很多时候结果不同预期,其中原因有对硬件协议时序了解的不足、代码设计的不完善等原因,更多强调实践,要从多个方面去思考原因。选择的测试方法也决定了某时的测试效率,不用一味的testbench,有时通过直观显示来得到结果会更快更直观一些。

#### (2) 额外知识

对 MP3 部件有了更深刻的了解,使用前时序的设计,状态机的测试等等。本次在 midi 文件

部分的耗时较长,尽管使用手册中已经告知可处理的是单音轨的 midi 文件,但对 midi 文件的制作以及轨道数的判断都不是很了解。网络上并没有期望的单音轨单音符谜底文件,所以在此过程中先是学习了一个制作音乐的 Musescore 软件,自己制作完全部的 midi 文件。下一步是 coe 文件的获取,几经波折才了解到 midi 转 mif,最后得到 coe 文件。一整个流程下来,对 midi 文件格式、coe 文件格式都有了更深刻的了解,也算是额外收获。

#### (3) 不必要的耗时

在整个项目的完成过程中同样有一些不必要的耗时。一是学校下发的 thinkpad 键盘,起初完成时始终无反应,卡在键盘部分好久,主要是当时是不知道是键盘原因还是代码原因,多次修改无果后更换键盘才知道 thinkpad 的问题,希望学校可以更换键盘的品牌,我测试了联想、罗技、戴尔的 PS2 键盘都可以跑通,不知是我代码不够完善还是 thinkpad 或许并不遵循 PS2 协议?

#### (4) 协议

本项目是我第一次接触到协议相关,对硬件的理解更深了一些,不可避免要自行寻找配置 xdc 文件,这是之前没有过的,所以对接口的作用、意义有了更深刻的了解。

#### (5) 建议

希望在与课程知识关系不大的部分有直接提供的资料,例如 midi 转 coe 方法、coe 文件格式。 另外希望学校在外设部分能有更详细的中文资料下发。

### 九、附录

### 文件总览

```
Design Sources (10)
 - wa top (top. v) (5)
    we u divider - divider (divider.v)
    we u keyboard - keyboard (keyboard v)
    wu vocal - vocal (vocal.v)
    - w u_display_num - display_num (display_7.v) (1)
       www uut_bin2bcd - Bin2BCD (display_7.v)
    top. xdc (target)
Simulation Sources (14)
 □ □ sim 1 (14)
    ±-- top (top. v) (5)
    E-We Bin2BCD tb (BinBCD2 tb. v) (1)
    How display num tb (display num tb.v) (1)

⊕ divider tb (divider tb. v) (1)

    H- Reyboard tb (keyboard tb.v) (1)
```

```
1、设计文件
(1) top.v (顶层模块)
                                                             // 从分频器
module top(
                                         wire clk2Mhz;
   input clk100Mhz,
                      // 主时钟信号,
                                     模块得到的 2MHz 时钟信号
用于系统同步
                                                           // 从音量控制
                                         wire [15:0] volume;
   input rst,
                      // 全局复位信
                                     模块得到的音量值
号, 用于初始化系统
                                         wire [3:0] vol class;
                                                         // 从音量控制模
                      // 键盘时钟信
                                     块得到的音量级别
   input key clk,
号, 用于键盘数据的同步
                                        // 分频器模块实例化
   input key data,
                      // 键盘数据信
号, 用于接收键盘的数据
                                         divider u divider(
                                            .clk100Mhz(clk100Mhz),
   output [7:0] shift,
                    // 数码管片选信
                                            .clk1000hz(clk1000hz),
号, 用于控制哪个数码管显示
                                            .clk2Mhz(clk2Mhz)
   output [6:0] oData,
                    // 数码管显示信
                                        );
号,用于控制数码管显示的内容
                                        // 键盘控制模块实例化
   // MP3 模块的接口
                                         keyboard u keyboard(
                        // MP3 模块
   input
              SO,
                                            .clk in(clk100Mhz),
的串行输出信号
                                            .rst(rst),
                        // 数据请求
              DREQ,
   input
                                            .key clk(key clk),
信号, 高电平表示可以传输数据
                                            .key data(key data),
   output
              XCS,
                        // MP3 模块
                                            .key state(key state),
控制信号,用于控制 SCI 读写操作
                                            .key num(key num),
              XDCS,
                        // MP3 模块
   output
                                            .key byte(key byte)
数据传输控制信号, 用于 SDI 数据传输
                                        );
   output
              SCK,
                       // 时钟信号,
用于 MP3 模块的数据同步
                                        // 音量控制模块实例化
   output
              SI,
                      // MP3 模块的
                                         vocal u_vocal(
串行输入信号
                                            .clk(clk2Mhz),
              XRESET,
                        // 硬件复位
   output
                                            .key num(key byte),
信号, 用于重置 MP3 模块
                                            .key state(key state),
                                            .vol(volume),
   output wire key state // 按键状态指示,
                                            .vol class(vol class)
按下时为高电平
                                        );
);
                                        // MP3 播放控制模块实例化
   // 内部信号定义
                                         mp3board uut mp3(
                                            .clk(clk2Mhz),
   wire [7:0] key num;
                      // 从键盘模块
得到的按键对应的数字
                                            .rst(rst),
   wire [7:0] key byte;
                    // 从键盘模块得
                                            .play(key_state),
到的按键扫描码
                                            .SO(SO),
                      // 从分频器模
   wire clk1000hz;
                                            .DREQ(DREQ),
块得到的 1000Hz 时钟信号
                                            .XCS(XCS),
```

```
// 数码管显示控制模块实例化
        .XDCS(XDCS),
        .SCK(SCK),
                                                display num u display num(
                                                    .clk 1000hz(clk1000hz),
        .SI(SI),
        .XRESET(XRESET),
                                                    .score(key num),
        .music id(key num),
                                                    .shift(shift),
        .volume(volume)
                                                    .oData(oData),
                                                    .vol class(vol class)
    );
                                                );
                                            endmodule
 (2) divider.v
module divider(
                                                    end else begin
    input clk100Mhz,
                                                         cnt \le 0;
    output reg clk1000hz = 0,
                                                         clk1000hz \le -clk1000hz;
    output reg clk2Mhz = 0 // 新增的 2MHz
                                                    end
时钟输出
);
                                                    // 2MHz 时钟分频器
    integer cnt = 0;
                                                    if (cnt2MHz < 25) begin
    integer cnt2MHz = 0; // 用于2MHz时钟
                                                         cnt2MHz \le cnt2MHz + 1;
的计数器
                                                    end else begin
                                                         cnt2MHz \le 0;
    always @(posedge clk100Mhz) begin
                                                         clk2Mhz \le -clk2Mhz;
        // 1000Hz 时钟分频器
                                                    end
        if (cnt < 50000) begin
                                                end
            cnt \le cnt + 1;
                                            Endmodule
 (3) keyboard.v
module keyboard//将键盘键码转化为 ASCII
                                            码
码
                                            );
(
input
                         clk in,
                                                    key clk r0 = 1'b1,key clk r1 =
                                            reg
        //系统时钟
                                            1'b1;
input
                         rst,
                                      //
                                            reg
                                                    key data r0 = 1'b1,key data r1 =
系统复位, 低有效
                                            1'b1;
input
                                            //对键盘时钟数据信号进行延时锁存
                         key clk,
    //PS2 键盘时钟输入 f4
                                            always @ (posedge clk_in or negedge rst)
input
                         key data,
                                            begin
    //PS2 键盘数据输入 b2
                                                if(!rst) begin
                                                    key clk r0 \le 1'b1;
output
        reg
                         key state,
        //键盘的按下状态,按下置1,松
                                                    key clk r1 \le 1'b1;
开置 0
                                                    key data r0 \le 1'b1;
                                                    key data r1 <= 1'b1;
                                      //
output
        reg
                [7:0]key num,
按键键值对应的数字
                                                end else begin
output reg [7:0] key byte // 原始键盘扫描
                                                    key clk r0 \le \text{key clk};
```

```
key clk r1 \le key clk r0;
                                           end
        key data r0 \le \text{key data};
        key data r1 <= key data r0;
                                           reg
                                                                    key break
    end
                                           1'b0;
end
                                           //根据通码和断码判定按键的当前是按下还
//键盘时钟信号下降沿检测
                                           是松开
wire key clk neg
                                           always @ (posedge clk in or negedge rst)
                        key clk r1
                                     &
(~key clk r0);
                                           begin
                                                if(!rst) begin
reg
                [3:0]cnt;
                                                    key break <= 1'b0;
                [7:0]temp data;
                                                    key state \leq 1'b0;
reg
//根据键盘的时钟信号的下降沿读取数据
                                                    key byte \leq 1'b0;
                                               end else if(cnt==4'd10 && key_clk_neg)
always @ (posedge clk in or negedge rst)
begin
                                           begin
    if(!rst) begin
                                                    if(temp data == 8'hf0) key break
        cnt \le 4'd0;
                                           <= 1'b1; //收到断码(8'hf0)表示按键松开,
        temp data <= 8'd0;
                                           下一个数据为断码,设置断码标示为1
    end else if(key clk neg) begin
                                                    else if(!key break) begin
                                                                             //当断
        if(cnt >= 4'd10) cnt <= 4'd0;
                                           码标示为0时,表示当前数据为按下数据,
                                           输出键值并设置按下标示为1
        else cnt \leq cnt + 1'b1;
        case (cnt)
                                                        key state \leq 1'b1;
            4'd0::
                     //起始位
                                                        key byte <= temp data;
            4'd1:
                     temp data[0]
                                                    end else begin // 当断码标示为 1
                                     <=
key data rl; //数据位 bit0
                                           时,标示当前数据为松开数据,断码标示和
            4'd2:
                                           按下标示都清0
                     temp data[1]
                                     <=
key_data_rl; //数据位 bit1
                                                        key state \leq 1'b0;
            4'd3:
                                                        key break <= 1'b0;
                     temp data[2]
                                     <=
key_data_rl; //数据位 bit2
                                                        key byte<=0;
            4'd4:
                     temp data[3]
                                     <=
                                                    end
key_data_rl; //数据位 bit3
                                                end
            4'd5:
                     temp data[4]
                                     <=
                                           end
key data rl; //数据位 bit4
            4'd6:
                     temp data[5]
                                     <=
                                           //将键盘返回的有效键值转换为按键字母对
key_data_rl; //数据位 bit5
                                           应的 ASCII 码
            4'd7:
                     temp_data[6]
                                           always @ (key byte) begin
                                     \leq=
key data rl; //数据位 bit6
                                                case (key byte)
                                                                  //translate key byte
            4'd8:
                                           to key ascii
                     temp data[7]
                                     <=
key data rl; //数据位 bit7
                                                    8'h16: key num \le 8'd1;//01
            4'd9: :
                    //校验位
                                                    8'h1e: key num <= 8'd2;//02
            4'd10:; //结束位
                                                    8'h26: key num \leq 8'd3;//03
            default:;
                                                    8'h25: key num <= 8'd4;//04
        endcase
                                                    8'h2e: key num \leq 8'd5;//05
    end
                                                    8'h36: key num <= 8'd6;//06
```

```
8'h3d: key num \leq 8'd7;//07
                                                           8'h23: key num \leq 8'd23;//23 D
         8'h15: key num <= 8'd11;//11 Q
                                                           8'h2b: key num <= 8'd24;//24 F
         8'h1d: key num <= 8'd12;//12 W
                                                           8'h34: key num <= 8'd25;//25 G
         8'h24: key num <= 8'd13;//13 E
                                                           8'h33: key num <= 8'd26;//26 H
         8'h2d: key num <= 8'd14;//14 R
                                                           8'h3b: key num \leq 8'd27;//27 J
         8'h2c: key num <= 8'd15;//15 T
                                                           default: key num=8'd0;
                                                                                       //改一
                                                  下看看
         8'h35: key num \leq 8'd16;//16 Y
                                                      endcase
         8'h3c: key_num <= 8'd17;//17 U
         8'h1c: key num <= 8'd21;//21 A
                                                 end
         8'h1b: key num <= 8'd22;//22 S
                                                 endmodule
 (4) vocal.v
                                                  下 0E
module vocal(
                                                                              vol <= (vol ==
    input clk,
    input [7:0] key num,
                            // 键码
                                                 16'hfef6) ? 16'hfefe : (vol + 16'h197f);
    input key_state,
                                 // 更名为
                                                                         end
key state
                                                                    endcase
    output reg [3:0] vol class=9,
                                                                end
    output reg [15:0] vol=16'h0000
                                                           end else begin
                                                                clk cnt \le clk cnt + 1;
);
    wire [15:0] adjusted vol;
                                                           end
    assign adjusted vol = vol;
                                                      end
    integer clk cnt = 0;
                                                      always @(posedge clk) begin
    always @(posedge clk) begin
                                                           case (vol)
         if (clk cnt == 200000) begin
                                                                16'he577: vol class <= 0;
              clk cnt \le 0;
                                                                16'hcbf8: vol class <= 1;
              // 当 key state 为+电平,即键
                                                                16'hb279: vol class <= 2;
被按下时
                                                                16'h98fa: vol class <= 3;
              if (key_state) begin
                                                                16'h7f7b: vol_class <= 4;
                   case (key num) //
                                                                16'h65fc: vol class <= 5;
                       8'b01110101: begin//
                                                                16'h4c7d: vol class <= 6;
上11
                                                                16'h32fe: vol class <= 7;
                                                                16'h197f: vol class <= 8;
                            vol <= (vol ==
16'h0000) ? 16'h0000 : (vol - 16'h197f);
                                                                16'h0000: vol class <= 9;
                       end
                                                           endcase
                       8'b01110010: begin//
                                                      end
                                                 Endmodule
```

(5) mp3board.v	7				
module mp3board			reg [3:0]	state	= WAITE;
input clk,		//2mhz	//状态		,
1 ,			reg [31:0]	cntdown	= 32'd0;
input	rst,		//延时		,
input	play,	//开始播	reg [31:0]	cmd	= 32'd0;
放始播放请求	1 37	, , , , , , , , ,	//指令与地		,
			reg [7:0]	cntData	= 8'd32;
input	SO,	//传出	//SCI 指令地址位		,
input	DREQ,	//数据	.,, ,		
请求,高电平时 <sup>*</sup>	7'		reg [31:0]	music_d	ata =
input	[7:0]music id,	//第	32'd0;		
几首歌	/		reg [31:0]	cntSend	ed =
input [15:0]	volume,	// 音量控	32'd32;	//SDI 当前 4	字节已传送
制	,		BIT		. , , ,
output reg	XCS,	//SCI			
传输读写指令	,		reg [16:0]	addra	= 16'd0;
	XDCS,	//SDI	//ROM 中的地址		Ź
传输数据	ŕ		// 定义音牙	<b>长数据线</b>	
output	SCK,	//时钟		0] data0, data1,	data2, data3,
output reg	SI,	//传入	data4, data5, data6	-	
mp3					a10, data11,
-	XRESET	//硬件	data12, data13, da		
复位,低电平有	效				ta18, data19,
);			data20;		
parameter	H_RESET	= 4'd0,	reg	ena	= 0;
//硬复位	_		reg	[7:0]pre i	d = 0;
	S_RESET	= 4'd1,	<del>-</del>	] volcmd = $0$ ;	
//软复位					
	SET_CLOCKF	= 4'd2,	assign SCK =	= (clk & ena);	
//设置时钟寄存器			//速度控制		
	SET_BASS	= 4'd3,	reg [31:0] mp	o3Speed=5;//延i	<u>R</u>
//设置音调寄存器	<u> </u>		always @(m	usic_id) begin	
	SET_VOL	= 4'd4,	case (m	usic_id)	
//设置音量			8'd	0 : begin	
	WAITE	= 4'd5,		mp3Speed <=	5;
//等待			enc	1	
	PLAY	= 4'd6,	8'd	1 : begin	
//播放				mp3Speed <=	5;
	END	= 6'd7;	enc	1	
//结束			8'd	2 : begin	
				mp3Speed <=	5;
			enc	1	

```
8'd3: begin
                                                           H RESET:begin
                mp3Speed \le 5;
                                                           if(cntdown > 0)
                                                                cntdown <= cntdown
            end
            8'd4 : begin
                                           - 1'b1;
                mp3Speed \le 5;
                                                           else begin
            end
                                                                XCS \leq 1'b1;
        default: begin
                                                                XRESET \le 1'b0;
                mp3Speed \le 5;
                                                                cntdown
                                           32'd16700;
                                                                    //复位后延时一
        end
                                           段时
        endcase
    end
                                                                state <= S RESET;
    always @(negedge clk) begin
                                           //转移到软复位
        if(!rst
                       pre id!=music id||
                                                                cmd
                                                                               <=
volume_changed) begin
                                           32'h02_00_08_04;
                                                                       //软复位指
            pre id <= music id;
                                                                cntData <= 8'd32;
            XDCS <= 1'b1;
                                           //指令、地、数据长度
            ena \leq 0;
                                                           end
            SI \le 1'b0;
                                                           end
            XCS \leq 1'b1;
                                                            /*----- 软 复
                                           */
            state <= WAITE;
                                                           S RESET:begin
            XRESET \leq 1'b1;
            addra <= 17'd0;
                                                           if(cntdown > 0) begin
            cntSended <= 32'd32;
                                                                XRESET
            music data <= 32'd0;
                                           (cntdown < 32'd16650);
                                                                cntdown <= cntdown
        end
                                           - 1'b1;
        else begin
                                                           end
            case (state)
                                                           else if(cntData == 0)
                /*_____
                                                           //软复位结
                                           begin
*/
                                                                cntdown
                WAITE:begin
                                           32'd16600;
                if(cntdown > 0)
                    cntdown <= cntdown
                                                                state <= SET_VOL;
                                           //转移到设置 VOL
- 1'b1;
                //转到硬复位
                                                                cmd
                                                                               <=
                else begin
                                           32'h02 0b 00 00;
                    cntdown
                                                                cntData <= 8'd32;
                                    <=
32'd1000;
                    state <= H RESET;
                                                                XCS
                                                                              1'b1;
                                                                       <=
                end
                                           //拉高 XCS
                end
                                                                       <=
                                                                              1'b0;
                                                                ena
                              硬
                                           //关闭输入时钟
                /*_____
                                    复
                                                                SI \le 1'b0;
```

```
1'b0;
                 end
                        if(DREQ)
                                                                            SI \le 1'b0;
                 else
                                    begin
//当 DREQ 有效时开始软复位
                                                                            cntSended
                      XCS \leq 1'b0;
                                             <= 32'd32;
                      ena <= 1'b1;
                                                                            case
                      SI \le cmd[cntData -
                                             (music id)
1];
                                                                                 8'b1:
                      cntData <= cntData -
                                             music data <= data0;
1'b1;
                                                                                 8'd2:
                 end
                                             music data <= data1;
                 else begin
                                                                                 8'd3:
                      XCS
                                     1'b1;
                                             music data <= data2;
//DREQ 无效时继续等
                                                                                 8'd4:
                      ena \leq 1'b0;
                                             music data <= data3;
                      SI \le 1'b0;
                                                                                 8'd5:
                 end
                                             music data <= data4;
                                                                                 8'd6:
                 end
                                             music data <= data5;
                 /*----- 播 放 音 乐
                                                                                 8'd7:
*/
                                             music_data <= data6;
/*-----*/
                                                                                 8'd11:
                 PLAY: begin
                                             music data <= data7;
                      if(cntdown > 0) begin
                                                                                 8'd12:
                          cntdown
                                             music data <= data8;
cntdown - 1'b1;
                                                                                 8'd13:
                                             music data <= data9;
                      end
                      else if(!play) begin
                                                                                 8'd14:
// 检查是否收到停止播放的请求
                                             music data <= data10;
                          // 重置相关信
                                                                                 8'd15:
号以停止播放
                                             music data <= data11;
                          XDCS <= 1'b1;
                                                                                 8'd16:
                          ena \le 0;
                                             music data <= data12;
                          SI \le 1'b0;
                                                                                 8'd17:
                          state <= WAITE;
                                             music data <= data13;
// 返回等待状态
                                                                                 8'd21:
                                             music_data <= data14;
                      end
                      else begin
                                                                                 8'd22:
                          XDCS \leq 1'b0;
                                             music data <= data15;
                          ena <= 1'b1;
                                                                                 8'd23:
                          if(cntSended ==
                                             music data <= data16;
0) begin
                      //传输 4 字节
                                                                                 8'd24:
                              XDCS <=
                                             music data <= data17;
1'b1;
                         //拉高 XDCS
                                                                                 8'd25:
                                             music data <= data18;
                              ena
                                      \leq=
```

```
8'd26:
                                             state <= PLAY;
music data <= data19;
                                             XCS \leq 1;
                                   8'd27:
music data <= data20;
                                             ena \le 0;
default:;
                                             SI \le 0;
                              endcase
                              addra
addra + 1'b1;
                                             end else if (DREQ) begin
                          end
                          else begin
                                             XCS \le 0;
                              //当 DREQ
有效 或当前字节尚未发送完 则继续传
                                             ena <= 1;
                              if(DREQ |
(cntSended != 32 && cntSended != 24 &&
                                             SI \leq volcmd[31];
cntSended != 16 && cntSended != 8)) begin
                                             volcmd <= {volcmd[30:0], volcmd[31]};</pre>
music data[cntSended - 1];
                                             cntData <= cntData - 1;</pre>
cntSended <= cntSended - 1'b1;</pre>
                                             end else begin
                                   ena
<= 1;
                                   XDCS
                                             XCS \le 1;
<= 1'b0;
                              end
                                             ena \le 0;
                              else begin
//DREQ 拉低,停止传
                                             SI \le 0;
                                   ena
<= 1'b0;
                                             end
                                   XDCS
<= 1'b1;
                                             end
                                                               /*------ 寄 存
                                   SI <=
                                              器配-----*/
1'b0;
                                                               default:
                              end
                                                               if(cntdown > 0)
                          end
                      end
                                                                   cntdown <= cntdown
                 end
                                             - 1'b1;
                                    // 新
                                                               else if(cntData ==
增加的设置音量状态
                                                              //结束次 SCI 写入
                                             begin
                             SET_VOL:
                                                                   if(state
begin
                                             SET_CLOCKF) begin
                                                                        cntdown
                                                                                    <=
if (cntData == 0) begin
                                             mp3Speed;//32'd1700000;
                                                                        state <= PLAY;
```

```
reg [15:0] last volume = 0; // 用于存储上
                     end
                     else
                           if(state
                                            次的音量值
SET BASS) begin
                                           reg volume changed = 0;
                                                                        // 音量改变
                         cntdown
                                           标志
                                     <=
32'd2100;
                                           always @(posedge clk) begin
                         cmd
                                     <=
                                                if (last volume != volume) begin
                                                    last volume <= volume;
32'h02 03 70 00;
                                                    volume changed <= 1; // 设置音
                         state
                                     <=
                                            量改变标志
SET CLOCKF;
                     end
                                                end
                     else
                                  begin
                                                else begin
                                                        // 如果音量没有变化,清除
//SET_VAL
                         cntdown
                                     <=
                                           volume_changed 标志
32'd2100;
                                                        volume changed \leq 0;
                         cmd
                                     <=
                                                    end
32'h02 02 00 00;
                                            end
                                     <=
                         state
SET BASS;
                                           // data0 对应的块内存生成器
                     end
                                           blk mem gen 0 d1 (
                     cntData <= 8'd32;
                                                .clka(clk),
                                                                      // 时钟
                                                                      // 地址
                     XCS \le 1'b1;
                                                .addra(addra),
                                                                      // 数据输出
                     ena <= 1'b0;
                                                .douta(data0)
                     SI \le 1'b0;
                                           );
                end
                                           // data1 对应的块内存生成器
                       if(DREQ)
                                  begin
//写入 SCI 指令、地、数
                                           blk mem gen 1 d2 (
                     XCS \le 1'b0;
                                                .clka(clk),
                                                                      // 时钟
                                                                      // 地址
                     ena <= 1'b1;
                                                .addra(addra),
                     SI \le cmd[cntData -
                                                .douta(data1)
                                                                      // 数据输出
1];
                                           );
                     cntData <= cntData -
                                           // data2 对应的块内存生成器
1'b1;
                                           blk mem gen 2 d3 (
                end
                else
                                   begin
                                                .clka(clk),
                                                                      // 时钟
//DREQ 拉低,等
                                                                      // 地址
                                                .addra(addra),
                     XCS \leq 1'b1;
                                                .douta(data2)
                                                                      // 数据输出
                     ena <= 1'b0;
                                           );
                     SI \le 1'b0;
                                           // data3 对应的块内存生成器
                end
            endcase
                                           blk mem gen 3 d4 (
        end
                                                .clka(clk),
                                                                      // 时钟
                                                                      // 地址
    end
                                                .addra(addra),
                                                                      // 数据输出
                                                .douta(data3)
// 检测音量是否改变
                                           );
```

```
// 时钟
                                              .clka(clk),
// data4 对应的块内存生成器
                                                                    // 地址
                                              .addra(addra),
                                                                    // 数据输出
blk mem gen 4 d5 (
                                              .douta(data10)
    .clka(clk),
                         // 时钟
                                          );
                         // 地址
    .addra(addra),
    .douta(data4)
                         // 数据输出
                                          // data11 对应的块内存生成器
                                          blk mem gen 11 m5 (
);
                                                                   // 时钟
                                              .clka(clk),
// data5 对应的块内存生成器
                                                                    // 地址
                                              .addra(addra),
                                                                    // 数据输出
blk mem gen 5 d6 (
                                              .douta(data11)
                         // 时钟
    .clka(clk),
                                          );
    .addra(addra),
                         // 地址
    .douta(data5)
                         // 数据输出
                                          // data12 对应的块内存生成器
                                          blk mem gen 12 m6 (
);
                                                                   // 时钟
                                              .clka(clk),
// data6 对应的块内存生成器
                                                                    // 地址
                                              .addra(addra),
blk mem gen 6 d7 (
                                              .douta(data12)
                                                                    // 数据输出
    .clka(clk),
                         // 时钟
                                          );
                         // 地址
    .addra(addra),
    .douta(data6)
                         // 数据输出
                                          // data13 对应的块内存生成器
                                          blk mem gen 13 m7 (
);
                                              .clka(clk),
                                                                   // 时钟
// data7 对应的块内存生成器
                                                                    // 地址
                                              .addra(addra),
blk mem gen 7 m1 (
                                              .douta(data13)
                                                                    // 数据输出
    .clka(clk),
                         // 时钟
                                          );
                         // 地址
                                          // data14 对应的块内存生成器
    .addra(addra),
    .douta(data7)
                         // 数据输出
                                          blk mem gen 14 h1 (
                                                                   // 时钟
                                              .clka(clk),
);
                                                                    // 地址
                                              .addra(addra),
                                                                    // 数据输出
// data8 对应的块内存生成器
                                              .douta(data14)
blk mem gen 8 m2 (
                                          );
                         // 时钟
    .clka(clk),
                         // 地址
                                          // data15 对应的块内存生成器
    .addra(addra),
                                          blk mem gen_15 h2 (
    .douta(data8)
                          // 数据输出
                                              .clka(clk),
                                                                   // 时钟
);
// data9 对应的块内存生成器
                                              .addra(addra),
                                                                    // 地址
blk mem gen 9 m3 (
                                              .douta(data15)
                                                                    // 数据输出
    .clka(clk),
                         // 时钟
                                          );
                         // 地址
    .addra(addra),
                         // 数据输出
                                          // data16 对应的块内存生成器
    .douta(data9)
);
                                          blk mem gen 16 h3(
                                                                   // 时钟
                                              .clka(clk),
// data10 对应的块内存生成器
                                                                    // 地址
                                              .addra(addra),
blk mem gen 10 m4 (
                                              .douta(data16)
                                                                    // 数据输出
```

```
);
                                             // data19 对应的块内存生成器
// data17 对应的块内存生成器
                                             blk mem gen 19 h6 (
blk mem gen 17 h4 (
                                                  .clka(clk),
                                                                         // 时钟
                           // 时钟
                                                                         // 地址
    .clka(clk),
                                                  .addra(addra),
    .addra(addra),
                           // 地址
                                                  .douta(data19)
                                                                         // 数据输出
                           // 数据输出
    .douta(data17)
                                             );
);
                                             // data20 对应的块内存生成器
// data18 对应的块内存生成器
                                             blk mem gen 20 h7 (
                                                                         // 时钟
blk mem gen 18 h5 (
                                                  .clka(clk),
    .clka(clk),
                           // 时钟
                                                  .addra(addra),
                                                                         // 地址
    .addra(addra),
                           // 地址
                                                  .douta(data20)
                                                                         // 数据输出
                           // 数据输出
    .douta(data18)
                                             );
);
 (6) display num.v
module Bin2BCD(
                                                      end
    input [7:0] number, // 仅处理 8 位数字
    output reg [3:0] bcd0,
                                                      bcd0 = temp bcd0;
    output reg [3:0] bcd1
                                                      bcd1 = temp bcd1;
                                                  end
);
    reg [3:0] temp bcd0, temp bcd1;
                                             endmodule
    integer i;
    always @(number) begin
                                             module display num(
        temp bcd0 = 0;
                                                  input clk 1000hz,
        temp bcd1 = 0;
                                                  input [7:0] score,
                                                  input [3:0] vol class,
                                                                      // 新增音量级别
        for (i = 7; i \ge 0; i = i - 1) begin
                                             输入
             // Check if adding 3 to BCD
                                                  output reg [7:0] shift, // 控制 8 个数码
                                             管
digits is necessary
             if (temp\_bcd0 > 4)
                                                  output reg [6:0] oData
                 temp bcd0 = temp bcd0
                                             );
+3;
                                                  wire [3:0] Data[1:0]; // 只需前两个
                                             BCD 数据
             if (temp bcd1 > 4)
                                                  reg [3:0] cnt = 0;
                                                                      // 4 位计数器
                 temp bcd1 = temp bcd1
+3;
                                                 // 转换为 BCD
             // Shift left by one (multiply by
                                                  Bin2BCD uut bin2bcd(
                                                      .number(score),
2)
                                                      .bcd0(Data[0]),
             temp bcd1 = temp bcd1 << 1;
             temp bcd1[0] = temp bcd0[3];
                                                      .bcd1(Data[1])
             temp bcd0 = temp bcd0 << 1;
                                                 );
             temp bcd0[0] = number[i];
```

// 片选输出		default: oData <= 7'b1111111;			
	osedge clk_1000hz) begin	endcase			
`	==4'd8)			end	
	$nt \le 0;$	else beg	in		
else		cas	se (Data[cnt])		
C	$nt \le cnt + 1;$		4'b0000:	oData	<=
shift <	ε= 8'b1111_1111;	7'b1000000;//0			
shift[c	nt] <= 0; // 选择一个数码		4'b0001:	oData	<=
管进行输出		7'b1111001;//1			
			4'b0010:	oData	<=
// 当 cnt	大于1 且小于6时,关闭数	7'b0100100;//2			
码管			4'b0011:	oData	<=
. —	if(cnt > 1 && cnt < 7)	7'b0110000;//3			
begin	.,	,	4'b0100:	oData	<=
oegm	oData <= 7'b1111111;	7'b0011001;//4	100100.	оВиш	
// 关闭数码管		/ 50011001,//4	4'b0101:	oData	<=
// 大闪数钙目	1	711 0010010 //5	400101:	орана	\_
	end	7'b0010010;//5	44.0110	<b>D</b>	
<b></b>	// 显示音量级别在数码		4'b0110:	oData	<=
管7和8		7'b0000010;//6			
	else if $(cnt == 7)$		4'b0111:	oData	<=
begin		7'b1111000;//7			
	case		4'b1000:	oData	<=
(vol_class)		7'b0000000; // 8			
			4'b100	01: oData	<=
4'b0000: oData <	<= 7'b1000000;//0	7'b0010000; // 9			
			4'b101	10: oData	<=
4'b0001: oData <	<= 7'b1111001;//1	7'b0001000; // A			
		,	4'b10	11: oData	<=
4'b0010: oData :	<= 7'b0100100;//2	7'b0000011; // b	1010	iii obata	
100010. oData	7 501001003/72	7 00000011, 77 0	4'h110	00: oData	<b>/</b> -
4'b0011: aData	<= 7'b0110000;//3	7'b1000110; // C	70110	70. OData	
4 00011. 0Data	~- / 50110000,//3	/ 01000110, // C	41.116	01 D-4-	
48 0100 B	. 70 0011001 //4	7# 0100001 // 1	40110	01: oData	<=
4'b0100: oData <	<= 7'b0011001;//4	7'b0100001; // d			
			4'b111	10: oData	<=
4'b0101: oData <	<= 7'b0010010;//5	7'b0000110; // E			
			4'b111	11: oData	<=
4'b0110: oData <	<= 7'b0000010;//6	7'b0001110; // F			
			default:	oData	<=
4'b0111: oData <	<= 7'b1111000;//7	7'b1111111;			
		enc	lcase		
4'b1000: oData	<= 7'b0000000; // 8	end			
	,	end			
4'b1001: oData <	<= 7'b0010000; // 9	endmodule			
. 5.1001. ODuid	, 55515550, 11 9	011011100010			

### 2、xdc 文件 Top.xdc

set_property PACKAGE_PIN E3 [get_ports	set_property IOSTANDARD LVCMOS33
clk100Mhz]	[get_ports {shift[1]}]
set_property IOSTANDARD LVCMOS33	set_property IOSTANDARD LVCMOS33
[get_ports clk100Mhz]	[get_ports {shift[0]}]
	set_property PACKAGE_PIN U13 [get_ports
set_property PACKAGE_PIN J15 [get_ports	{shift[7]}]
rst]	set_property PACKAGE_PIN K2 [get_ports
set_property IOSTANDARD LVCMOS33	{shift[6]}]
[get_ports rst]	set_property PACKAGE_PIN T14 [get_ports
	{shift[5]}]
set_property PACKAGE_PIN F4 [get_ports	set_property PACKAGE_PIN P14 [get_ports
key_clk]	{shift[4]}]
set_property PACKAGE_PIN B2 [get_ports	set_property PACKAGE_PIN J14 [get_ports
key_data]	{shift[3]}]
set_property IOSTANDARD LVCMOS33	set_property PACKAGE_PIN T9 [get_ports
[get_ports key_clk]	{shift[2]}]
set_property IOSTANDARD LVCMOS33	set_property PACKAGE_PIN J18 [get_ports
[get_ports key_data]	{shift[1]}]
	set_property PACKAGE_PIN J17 [get_ports
set_property IOSTANDARD LVCMOS33	{shift[0]}]
[get_ports {shift[7]}]	set_property IOSTANDARD LVCMOS33
set_property IOSTANDARD LVCMOS33	[get_ports {oData[6]}]
[get_ports {shift[6]}]	set_property IOSTANDARD LVCMOS33
set_property IOSTANDARD LVCMOS33	[get_ports {oData[5]}]
[get_ports {shift[5]}]	set_property IOSTANDARD LVCMOS33
set_property IOSTANDARD LVCMOS33	[get_ports {oData[4]}]
[get_ports {shift[4]}]	set_property IOSTANDARD LVCMOS33
set_property IOSTANDARD LVCMOS33	[get_ports {oData[3]}]
[get_ports {shift[3]}]	set_property IOSTANDARD LVCMOS33
set_property IOSTANDARD LVCMOS33	[get_ports {oData[2]}]
[get_ports {shift[2]}]	set_property IOSTANDARD LVCMOS33

```
[get ports {oData[1]}]
                                          set property IOSTANDARD
                                                                     LVCMOS33
set property IOSTANDARD LVCMOS33
                                          [get ports SI]
                                          set property IOSTANDARD
                                                                     LVCMOS33
[get ports {oData[0]}]
set property PACKAGE PIN L18 [get ports
                                          [get ports XRESET]
                                          {oData[6]}]
                                                                    LVCMOS33
set property PACKAGE PIN T11 [get ports
                                          [get ports SCK]
                                          set property PACKAGE PIN K1 [get ports
{oData[5]}]
set property PACKAGE PIN P15 [get ports
                                          XDCS]
                                          set_property PACKAGE PIN F6 [get ports
{oData[4]}]
set property PACKAGE PIN K13 [get ports
                                          XRESET]
{oData[3]}]
                                          set property PACKAGE PIN J2 [get ports
set property PACKAGE PIN K16 [get ports
                                          DREQ]
                                          set_property PACKAGE PIN E7 [get ports
{oData[2]}]
set_property PACKAGE PIN R10 [get ports
                                          XCS]
{oData[1]}]
                                          set property PACKAGE PIN J3 [get ports
set property PACKAGE PIN T10 [get ports
                                          SCK]
{oData[0]}]
                                          set property PACKAGE PIN J4 [get ports
                                          SI]
set property PACKAGE PIN E6 [get ports
                           LVCMOS33
                                          SO]
[get_ports XCS]
set property IOSTANDARD
                          LVCMOS33
                                          set property IOSTANDARD LVCMOS33
[get ports XDCS]
set property IOSTANDARD
                           LVCMOS33
                                          [get ports key state]
[get ports DREQ]
                                          set property PACKAGE PIN V11 [get ports
set property IOSTANDARD
                           LVCMOS33
                                          key state]
[get ports SO]
3、测试文件
 (1) Bin2BCD tb.v
module Bin2BCD tb;
                                              initial begin
    reg [7:0] number;
                                                  number = 0;
    wire [3:0] bcd0;
                                                  #100;
    wire [3:0] bcd1;
                                                  // Add stimulus here
                                                  number = 8'd0;
                                                                 //
    Bin2BCD uut (
                                                  #10;
                                                  number = 8'd1;
        .number(number),
                                                                 //
        .bcd0(bcd0),
                                                  #10:
                                                  number = 8'd10; //
        .bcd1(bcd1)
                                                  #10;
   );
```

```
number = 8'd99; //
                                                  #10;
        #10;
        number = 8'd123; //
                                              end
        #10;
        number = 8'd255; //
                                          Endmodule
 (2) display num tb.v
`timescale 1ns / 1ps
                                                  forever #5 clk = ~clk; // 每 250 微
                                          秒翻转一次,对应 4kHz 的频率
module display num tb;
                                              end
   // 输入信号
                                             // 测试用例
   reg clk; // 系统时钟
                                             initial begin
    reg [7:0] score; // 分数输入
                                                 // 初始化输入
    reg [3:0] vol class; // 音量级别输入
                                                  score = 0;
                                                  vol class = 0;
   // 输出信号
    wire [7:0] shift; // 数码管片选信号
                                                 // 等待时钟稳定
    wire [6:0] oData; // 数码管显示数据
                                                 #5; // 等待 1ms
   // 实例化待测试模块
                                                 // 提供测试刺激
                                                  score = 8'd59; // 示例分数
    display num uut (
                                                  vol class = 4'd5; // 示例音量级别
        .clk 1000hz(clk),
                                                  #1000; // 等待几个时钟周期
        .score(score),
        .vol class(vol class),
                                                  score = 8'd123; // 另一个示例分数
        .shift(shift),
        .oData(oData)
                                           (超出 BCD 范围,检查显示行为)
                                                  vol class = 4'd9; // 另一个示例音
   );
                                          量级别
   // 生成更快的时钟信号
                                                  #1000; // 再等待几个时钟周期
    initial begin
        clk = 0;
                                              end
       // 假设要生成 4kHz 的时钟, 周期
为 250us
                                          Endmodule
 (3) divider tb.v
'timescale 1ns / 1ps
                                              wire clk2Mhz;
                                             // 实例化 divider 模块
module divider tb;
                                              divider uut (
   // Inputs
                                                  .clk100Mhz(clk100Mhz),
    reg clk100Mhz;
                                                  .clk1000hz(clk1000hz),
                                                  .clk2Mhz(clk2Mhz)
   // Outputs
                                             );
    wire clk1000hz;
```

// 初始化并生成 100MHz 的时钟 // 测试持续时间 initial begin clk100Mhz = 0; // 测试运行 1ms, 足够观察时钟分 forever #5 clk100Mhz = 频行为 ~clk100Mhz; // 100MHz 时钟周期为 10ns, #100000000000000000; m以每 5ns 翻转一次 end end

Endmodule

4、音乐数据文件 无代码形式,放在压缩包中。

