



- introduction: 我使用 alu 他有 8bit 輸入 accum 和 data 還有 3bit 輸入 opcode 和 8bit 輸出 alu_out 以及一個 zero，然後我將 alu 裝成一個 top 去跑 partition 來完成 project 的 protocompiler synthesis



2.



3.

Worst slack in design: 36.922

Starting Clock	Requested Frequency	Estimated Frequency	Requested Period	Estimated Period	Slack	Clock Type	Clock Group
clk1	22.2 MHz	291.2 MHz	45.000	3.434	41.566	declared	d1
System	1.0 MHz	107.5 MHz	1000.000	9.303	990.697	system	system_clkgroup

4.

- Conclusion: 它可以根據輸入的數據和選擇的模式來決定輸出