GDDR、LPDDR、HBM 与 HBF 分层热导率与体积热容校准方法

3D-ICE 存储器封装模型方法附录

校准日期：2026 年 8 月 23 日

摘要

本文给出 GDDR6/GDDR7、LPDDR5X/LPDDR6、HBM3E/HBM4 及 16-high HBF 热模型的分层热导率与非 active 层体积热容校准方法。公开资料能够直接约束 Si、EMC、BT 基材、SAC 焊料、V-NAND 材料和部分封装几何，但不能给出目标料号的完整铜图、界面热阻、TSV 阵列或专有 MUF/NCF 配方。因此，校准采用四层证据链：目标或同类器件实测、权威热容数据、几何驱动的各向异性均质化、以及带显式区间的工程假设。热导率分别采用有限体积、层内/层间等效、Maxwell 夹杂和面积热阻反演；体积热容则在约 320 K 下由 $C_v = \rho c_p$ 建立基础材料表，并按最新铜覆盖率、bump/TSV 面积分数和 NAND 厚度比例守恒混合。active/source 材料按本轮要求保持不变。校准后，HBM3E 堆栈的贯穿等效热导率为6.99 W/(m K)；非 active 材料的总热容量与当前几何闭合。所有名义值均由配套脚本复现，并与七个 3D-ICE 模型文件逐项核对。

关键词：热导率；体积热容；各向异性均质化；瞬态热响应；GDDR；LPDDR；HBM；HBF；3D-ICE

目录

1 适用范围与校准边界 **3**

2 基础材料与参考温度 **3**

3 统一等效方法 **5**

3.1 面积并联与厚度串联 5

3.2 体积热容守恒等效 5

3.3 圆柱夹杂的 Maxwell 面内模型 5

3.4 非规则 die/EMC 平面图的数值均质化 6
3.5 界面/收缩面积热阻 6
3.6 铜走线封装基板 6
3.7 3D-ICE 单位换算 7

4 GDDR6 与 GDDR7 **7**
4.1 Active/source 层 7
4.2 Cu-pillar/underfill 层 7
4.3 4L/6L package substrate 8
4.4 BGA standoff 8

5 LPDDR5X 与 LPDDR6 **9**
5.1 Two-die tier 9
5.2 DAF、substrate 与 BGA 9

6 HBM3E 与 HBM4 **10**
6.1 直接实测锚点 10
6.2 HBM3E bond 反演与 HBM4 迁移 10
6.3 TSV-Si 与 active 层 10
6.4 堆栈级闭合检查 11

7 HBF 16-high NAND 堆栈 **11**
7.1 NAND array 与 Si backing 11
7.2 TSV-NAND、base die 和 bond 12

8 最终参数汇总 **12**

9 非 active 层体积热容校准 **13**

10 不确定性与建议扫描范围 **15**

11 实现映射与复现 **16**

12 结论与使用限制 **16**

1 适用范围与校准边界

本文的目标是为系统级热网络提供可复现的有效热导率张量与体积热容，而不是重建厂商保密 process deck。模型使用

$$\boldsymbol{k}_{\text{eff}} = \text{diag}(k_x, k_y, k_z), \tag{1}$$

其中 x, y 为封装平面方向，z 为堆叠方向。除特别说明外，名义值对应约320 K；这是内存器件从环境温度升温后、尚未接近高温限制的代表性中心点。

证据等级定义如下：

等级	含义
A	目标料号的机械图、厂商规格或目标器件直接测量。
B	同类封装直接测量、同行评审论文或权威材料数据库。
C	使用 A/B 级几何与材料数据得到的可复现等效计算。
D	无公开结构时的工程假设；必须给出敏感性范围，不能用于产品 sign-off。

校准遵循三个边界条件。第一，材料热导率与封装层有效热导率不得混用；例如 SAC 焊料可以达到约58 W/(m K)，但焊球阵列或 microbump 层还包含空气/聚合物、焊盘收缩、金属间化合物和界面热阻。第二，几何未知时保留参数化输入，而不是把相邻代产品值标成实测。第三，体积热容只校准非 active 材料；现有 active/source 材料及其功耗空间等效按用户要求保持不变。体积热容不改变稳态解，但直接影响升温斜率和瞬态时间常数。

2 基础材料与参考温度

高纯 Si 在300 K to 400 K内的热导率随温度显著下降 [1]。NIST 封装热测量汇编给出的工程近似为 [2]

$$k_{\text{Si}}(T) = \frac{28600}{T - 100} \quad [\text{W m}^{-1}\,\text{K}^{-1}], \qquad 300\,\text{K} \le T \le 600\,\text{K}. \tag{2}$$

式(2)在320 K给出130 W/(m K)，因此所有模型采用 $k_{\text{Si}} = 130\ \text{W m}^{-1}\,\text{K}^{-1}$。若仿真长期运行在373 K附近，应将 Si 相关等效量用约105 W/(m K)重新计算，而不是继续使用室温常数。

NIST solid-Si Shomate 式在 320 K 给出 $c_{p,m} \simeq 20.60$ J/(mol K)[3]。使用 $M_{Si} = 28.0855$ g/mol 和 $\rho_{Si} \simeq 2.33$ g/cm^3：

$$C_{v,Si} = \rho_{Si}\frac{c_{p,m}}{M_{Si}} \simeq 1.71\ \text{MJ/(m}^3\text{K)}. \tag{3}$$

这比旧项目常数 1.628 更符合统一的 320 K 参考温度；active/source 等效材料仍按本轮边界保留旧热容。

表 1: 均质化使用的基础材料名义值

材料	k [W m^{-1} K^{-1}]	C_v [MJ/(m^{3}K)]	等级	依据与用途
单晶 Si	130	1.710	B	k 为320 K中心值；C_v 由 NIST solid-Si Shomate 热容与密度得到 [3]。
Cu	390	3.450	B	封装铜工程值；公开表给出 $\rho \simeq 8.94$ g/cm^3、$c_p \simeq 0.386$ J/(g K)[4]。
标准 EMC/MUF 代理	0.88	1.520	B/D	C_v 由公开 PBGA mold 的 1.90 g/cm^3 × 0.80 J/(g K) 得到 [5]；不是目标厂商配方。
BT-glass laminate	0.34	1.600	B	公开 2.5D 封装模型给出 1.91 g/cm^3 与 837.36 J/(kg K)[6]。
绝缘 DAF	0.30	1.500	D	无目标产品 DSC/密度；保留低导热绝缘胶膜中心值，需瞬态实测校准。
NCF	0.20	1.370	C/D	k 来自 HBM 模型；C_v 由公开 3D-interconnect 材料表的 1.23 g/cm^3 × 1.11 J/(g K) 类比 [4]。
SAC305	58	1.710	B	厂商数据 $\rho = 7.37$ g/cm^3、$c_p = 0.232$ J/(g K)[7]。
空气	0.0275	0.00111	B/C	320 K、1 atm 理想气体密度与 c_p 计算；对层总热容影响很小。
PI	0.20	1.500	C	公开 polyimide 基线 1.70 g/cm^3×0.88 J/(g K)[5]。
Ni	90	4.000	B/C	NIST 室温固态热容与约 8.9 g/cm^3 密度的 320 K 工程取整。
W	40	2.580	B/C	V-NAND 材料模型的 c_p 与 NIST 密度组合 [8]。
SiO_2 ILD	1.40	1.606	B/C	V-NAND 的 $c_p = 730$ J/(kg K) 与 2.20 g/cm^3 密度组合 [8]。

3 统一等效方法

3.1 面积并联与厚度串联

当连续导热相沿热流方向贯穿一层时，面积并联给出

$$k_{\parallel} = \sum_i f_i k_i, \qquad \sum_i f_i = 1. \tag{4}$$

沿厚度方向依次穿过多个材料时，单位面积热阻相加：

$$k_{\text{series}} = \frac{\sum_i t_i}{\sum_i t_i/k_i}. \tag{5}$$

式(4)是上界，式(5)是下界。只有几何确实满足对应拓扑时才直接采用；孤立金属柱的横向热传导不满足一维串联假设。

3.2 体积热容守恒等效

基础材料体积热容由密度和定压比热计算：

$$C_{v,i} = \rho_i c_{p,i}. \tag{6}$$

在封装尺度上，各相可视为局部热平衡且不发生相变，故复合层的总储热量必须满足

$$C_{v,\text{eq}} V \Delta T = \sum_i C_{v,i} V_i \Delta T, \tag{7}$$

从而

$$C_{v,\text{eq}} = \sum_i f_i C_{v,i}, \qquad f_i = V_i/V. \tag{8}$$

与热导率不同，式(8)不区分 $x/y/z$ 方向；关键是使用与当前几何完全一致的 Cu 覆盖率、bump/TSV 面积分数和层厚比例。对于柱状夹杂横截面不随 z 变化的层，面积分数等于体积分数。active/source 层本轮不参与热容重算。

3.3 圆柱夹杂的 Maxwell 面内模型

对导热率 k_i、面积分数 f 的平行圆柱嵌入基体 k_m，垂直于圆柱轴的 Maxwell 解为

$$k_{\perp} = k_m \frac{k_i + k_m + f(k_i - k_m)}{k_i + k_m - f(k_i - k_m)}. \tag{9}$$

TSV 或 microbump 轴向使用式(4)，面内使用式(9)。这一处理比 Reuss 下界更符合稀疏圆柱夹杂的二维温度场；TSV 封装文献也将轴向并联与横向 effective-medium 模型分开处理 [6]。

3.4 非规则 die/EMC 平面图的数值均质化

GDDR、LPDDR 和 HBM source 层在 3D-ICE 中被压缩为一个均匀材料，但实际平面由 Si 矩形和 EMC 背景组成。本文在与交付模型相同的网格上求解

$$\nabla \cdot [k(x,y)\nabla T(x,y)] = 0. \tag{10}$$

计算 k_x 时在左右边界施加 $T = 0$ 与 $T = 1$，上下边界绝热；k_y 交换方向。由边界总热流 Q 反演

$$k_x = \frac{Q_x L_x}{L_y \Delta T}, \qquad k_y = \frac{Q_y L_y}{L_x \Delta T}. \tag{11}$$

有限体积内部面采用调和面热导率，保证材料界面热流连续。贯穿方向仍由 Si 面积分数 f_{Si} 按式(4)计算：

$$k_z = f_{\mathrm{Si}} k_{\mathrm{Si}} + (1 - f_{\mathrm{Si}}) k_{\mathrm{EMC}}. \tag{12}$$

该方法取代“只沿 die 中心线求一条串联路径”的旧算法；后者会忽略旁路面积并依赖人为选择的路径。

3.5 界面/收缩面积热阻

当体材料等效为 $k_{z,\mathrm{bulk}}$、层厚为 t，但存在未解析的接触、IMC、空洞、BEOL 或焊盘收缩热阻 R_c'' 时，等效值为

$$k_{z,\mathrm{eff}} = \frac{t}{t/k_{z,\mathrm{bulk}} + R_c''}. \tag{13}$$

Colgan 等对16.1 µm高、约25 µm直径、50 µm pitch 的 microbump/underfill 层测得 $R'' = 8.0\ \mathrm{K\,mm^2\,W^{-1}}$[9]，说明单纯把焊料和聚合物按面积并联会显著高估 k_z。HBM 直接测量也得到 polymer/solder 层约2 W/(m K)，而不是体材料并联预测的约10 W/(m K)[10]。

3.6 铜走线封装基板

对总厚度 t_s、N 层铜、每层铜厚 t_{Cu}、铜覆盖率 ϕ 的基板，先将 patterned metal lamina 等效为

$$k_\ell = \phi k_{Cu} + (1 - \phi) k_d, \tag{14}$$

再按层内并联、层间串联 [11]：

$$k_{xy,s} = \frac{(t_s - N t_{Cu}) k_d + N t_{Cu} k_\ell}{t_s}, \tag{15}$$

$$k_{z,s} = \frac{t_s}{(t_s - N t_{Cu})/k_d + N t_{Cu}/k_\ell}. \tag{16}$$

没有公开 via map 时不把理想贯穿铜柱隐式加入式(16)；真实 via 密度应作为独立更新项。

3.7 3D-ICE 单位换算

模型几何使用 μm，因此 3D-ICE 热导率输入为W/(µm K)：

$$k_{\text{3D-ICE}} = 10^{-6} k_{\text{SI}}. \tag{17}$$

若表中 C_v 使用 MJ/(m^{3}K)，则

$$C_{v,\text{3D-ICE}} = 10^{-12} C_v \quad [\text{J}\,\mu\text{m}^{-3}\,\text{K}^{-1}]. \tag{18}$$

例如130 W/(m K)写成 `1.30000e-4`，$C_v = 1.710$ MJ/(m^{3}K) 写成 `1.71000e-12`。表格均使用 SI 或明确标注的 MJ 单位，避免论文与模型文件之间混淆数量级。

4 GDDR6 与 GDDR7

4.1 Active/source 层

GDDR6 在 12×14 mm^2 封装中包含两颗 8.23×4.50 mm^2 die；GDDR7 包含两颗 6.50×6.40 mm^2 die。对应 Si 面积分数为

$$f_{\text{Si,G6}} = 0.440893, \qquad f_{\text{Si,G7}} = 0.495238. \tag{19}$$

在 48×56 交付网格上用式(10)求解，得到：

表 2: GDDR active/source 层校准结果

模型	f_{Si}	k_x	k_y	k_z
GDDR6	0.440893	2.3265	2.1687	57.8081
GDDR7	0.495238	1.8922	6.0459	64.8251

GDDR7 旧模型曾给 EMC 指定2.46 W/(m K)，但目标封装没有公开材料证据。校准采用可核验的标准 EMC 0.88 W/(m K)[12]，并把高导热 EMC 保留为可选敏感性情景，而不是名义值。

4.2 Cu-pillar/underfill 层

SIMMTECH 给出 GDDR FCCSP 的57 µm bump pitch 及 25/32 μm 线宽/间距 [13]。FCCSP 截面研究给出30 µm Cu pillar、3 µm Ni、10 µm reflow solder 和5 µm PI[14]。因此

$$f_b = \frac{\pi (12.5)^2}{57^2} = 0.151085. \tag{20}$$

PI 开口外的 matrix 及开口内的 metal column 分别为

$$k_m = \frac{48}{43/0.88 + 5/0.20} = 0.64985, \tag{21}$$

$$k_c = \frac{48}{30/390 + 3/90 + 10/58 + 5/390} = 162.44. \tag{22}$$

面内用式(9)得到 $k_{xy} = 0.87899$。轴向体材料上界为 $k_{z,\mathrm{bulk}} = 25.094$；再把 IBM 测量反演的 bump 实际接触面积热阻 $R''_{c,b} = 1.30 \times 10^{-6}\,\mathrm{m^2\,K\,W^{-1}}$ 按 f_b 换算到单元面积并代入式(13)，得到

$$(k_x, k_y, k_z)_{\mathrm{FC}} = (0.8790, 0.8790, 4.5639)\ \mathrm{W\,m^{-1}\,K^{-1}}. \tag{23}$$

该值仍是跨封装类比的 C/D 级结果；目标 GDDR 截面或结构函数应优先于本式。

4.3 4L/6L package substrate

公开供应商规格给出 GDDR6 4L 与 GDDR7 6L 基板 [13]。其 trace width/space 为 25/30 μm，因此 $\phi = 25/(25+30) = 0.454545$。采用每层12 µm Cu 的显式 D 级输入，代入式(15)–(16)：

$$(k_x, k_y, k_z)_{\text{GDDR6 sub}} = (30.7031, 30.7031, 0.4102), \tag{24}$$

$$(k_x, k_y, k_z)_{\text{GDDR7 sub}} = (49.0137, 49.0137, 0.4685)\ \mathrm{W\,m^{-1}\,K^{-1}}. \tag{25}$$

旧模型相当于把每个铜层视作 100% 连续铜平面，其面内值为

$$k_{xy,\mathrm{old}} = 68.9\ \mathrm{W\,m^{-1}\,K^{-1}}\ \text{(GDDR6)}, \qquad 110.2\ \mathrm{W\,m^{-1}\,K^{-1}}\ \text{(GDDR7)}.$$

加入公开 trace 覆盖率后，k_{xy} 降低约 55%；k_z 主要由 BT 介质串联控制，变化很小。

4.4 BGA standoff

GDDR6 机械图给出 180 balls、约0.47 mm球径和0.34 mm高度 [15]；GDDR7 采用 266 balls，球径缺失时沿用0.47 mm、高度采用0.30 mm。球面积分数与体材料上界为

$$f_b = \frac{N_b \pi (d_b/2)^2}{A_{pkg}}, \tag{26}$$

$$k_{z,\mathrm{bulk}} = f_b k_{SAC} + (1 - f_b) k_{air}. \tag{27}$$

Johnson 和 Eyman 指出，BGA 焊盘/基板的热收缩使简单面积法高估约一个数量级，并报告典型阵列 k_z 约0.6 W/(m K) to 1.4 W/(m K)[11]。本模型把名义 $R''_{c,BGA} = 3.0 \times 10^{-4}\,\mathrm{m^2\,K\,W^{-1}}$ 串联进 standoff 层；面内按未灌封阵列取空气值。结果为

$$(k_x, k_y, k_z)_{\text{GDDR6 BGA}} = (0.0275, 0.0275, 1.0257), \tag{28}$$

$$(k_x, k_y, k_z)_{\text{GDDR7 BGA}} = (0.0275, 0.0275, 0.9410). \tag{29}$$

该 R''_c 包含封装侧焊盘收缩，不应与系统模型中另行加入的完整 PCB 热阻重复计算。

5 LPDDR5X 与 LPDDR6

5.1 Two-die tier

LPDDR5X 每个 z-tier 含两颗 6.50×5.60 mm^2 Si die，LPDDR6 前瞻模型含两颗 6.25×7.00 mm^2 die。对应面积分数为 0.419355 与 0.504032。在 56×62 网格上求解式(10)：

表 3: LPDDR active/source 层校准结果

模型	f_{Si}	k_x	k_y	k_z
LPDDR5X	0.419355	6.6486	1.5886	55.0271
LPDDR6	0.504032	5.6611	1.9801	65.9606

LPDDR5X 旧值 $k_x = 11.677$ 只代表穿过两颗 die 中心带的串联路径；有限体积结果还包含上下 EMC 区与二维热流重分配，因此更适合赋给覆盖整个 package plane 的单一 source 材料。

5.2 DAF、substrate 与 BGA

10 µm绝缘 DAF 采用0.30 W/(m K)。公开 stacked-package 资料同时给出这一低导热 DAF 基线与 EMC 0.88 W/(m K)[12]；导电填料 DAF 可以达到更高值，但在没有目标产品证据时不能默认采用。

LPDDR 公开机械图能够约束 496-ball 尺寸 [16]，但没有铜叠层。名义假设为 100 μm substrate、2 层 12 μm Cu、$\phi = 0.35$。由式(15)–(16)得到

$$(k_x, k_y, k_z)_{\text{LPDDR sub}} = (33.0714, 33.0714, 0.4470)\ \mathrm{W\,m^{-1}\,K^{-1}}. \tag{30}$$

LPDDR5X 的 496 颗0.27 mm球及 LPDDR6 的 518 颗前瞻球采用同一 $R''_{c,BGA}$，得到

$$(k_x, k_y, k_z)_{\text{LPDDR5X BGA}} = (0.0275, 0.0275, 0.6230), \tag{31}$$

$$(k_x, k_y, k_z)_{\text{LPDDR6 BGA}} = (0.0275, 0.0275, 0.6247)\ \mathrm{W\,m^{-1}\,K^{-1}}. \tag{32}$$

LPDDR6 尚无量产 mechanical drawing，因此球径、高度、基板铜覆盖率和 R''_c 均为 D 级输入。

6 HBM3E 与 HBM4

6.1 直接实测锚点

Chalise 和 Cahill 对商用 HBM2 进行 3ω 与 X-ray tomography 测量，得到 memory layer 面内 $k = 140 \pm 13\ \mathrm{W\,m^{-1}\,K^{-1}}$、polymer/solder bump 层贯穿 $k \approx 2\ \mathrm{W\,m^{-1}\,K^{-1}}$、整颗器件 $k_{xy} = 100 \pm 10\ \mathrm{W\,m^{-1}\,K^{-1}}$ 和 $k_z = 7 \pm 0.7\ \mathrm{W\,m^{-1}\,K^{-1}}$[10]。这是本次校准最重要的封装级实测锚点。由于交付模型未显式表示完整 BEOL、每个微接触和 IMC，bond 材料必须承担这些串联热阻，不能只表示 NCF/MUF 与 SAC 的体材料混合。

6.2 HBM3E bond 反演与 HBM4 迁移

对 HBM3E 720 μm 堆栈，Si、TSV-Si 与 active 层的名义总面积热阻为

$$R''_{other} = 4.90\ \mu\mathrm{m\,m\,K\,W^{-1}}. \tag{33}$$

8 个 bond 总厚度为 $8 \times 15 = 120\ \mu$m。强制堆栈满足实测 $k_{z,stack} = 7\ \mathrm{W\,m^{-1}\,K^{-1}}$，得到

$$k_{z,bond} = \frac{120}{720/7 - R''_{other}} = 1.225\ \mathrm{W\,m^{-1}\,K^{-1}}. \tag{34}$$

HBM4 的 12 个 bond 沿用相同 15 μm 层等效值；这是把 HBM2 面积热阻迁移到 Advanced MR-MUF 的 C/D 级中心值。面内使用式(9)，bump 面积分数取 X-ray 约束的 $f_b = 0.20$：

$$(k_x, k_y, k_z)_{\text{HBM3E bond}} = (0.2991, 0.2991, 1.2250), \tag{35}$$

$$(k_x, k_y, k_z)_{\text{HBM4 bond}} = (1.3037, 1.3037, 1.2250)\ \mathrm{W\,m^{-1}\,K^{-1}}. \tag{36}$$

HBM4 较高的 k_{xy} 来自 MUF 代理相对 NCF 更高的基体热导率；k_z 由界面/BEOL 主导，因此没有按体材料比例放大。

6.3 TSV-Si 与 active 层

HBM3E 使用 5 μm TSV 直径和 55 μm pitch 的代表性组合 [17]：

$$f_{TSV} = \frac{\pi(2.5)^2}{55^2} = 0.00649089. \tag{37}$$

HBM4 在相同窗口中取两倍 Cu 面积分数 0.0129818，反映 2048 I/O 相对 1024 I/O 的 D 级敏感性假设。式(9)与式(4)给出

$$(k_x, k_y, k_z)_{\text{HBM3E TSV}-\text{Si}} = (130.847, 130.847, 131.688), \tag{38}$$

$$(k_x, k_y, k_z)_{\text{HBM4 TSV}-\text{Si}} = (131.699, 131.699, 133.375)\ \mathrm{W\,m^{-1}\,K^{-1}}. \tag{39}$$

active/source 层包含 10.5×10.5 mm^2 Si 核心和250 µm EMC 环带。其 $f_{Si} = 10.5^2/11^2 = 0.911157$；在 44×44 网格上得到

$$(k_x, k_y, k_z)_{\text{HBM active}} = (16.5659, 16.5659, 118.5286)\ \text{W m}^{-1}\,\text{K}^{-1}. \tag{40}$$

6.4 堆栈级闭合检查

将每层的 $t_i/k_{z,i}$ 串联，校准后的名义贯穿结果为

$$k_{z,\text{HBM3E 8H}} = 6.99\,\text{W/(m K)}, \qquad k_{z,\text{HBM4 12H}} = 4.75\,\text{W/(m K)}. \tag{41}$$

前者与 (7 ± 0.7) W m^{-1} K^{-1} 实测目标闭合；后者因同一高度内 bond 数量增加而下降，方向上符合高堆叠层数加剧热瓶颈的公开 FEA 结论 [18]。HBM4 数值不是直接实测，应保留 bond 面积热阻与真实 stack cross-section 的敏感性分析。

7 HBF 16-high NAND 堆栈

7.1 NAND array 与 Si backing

Sandisk HBF fact sheet 确认 16-die CBA NAND 堆叠及 256 Gb/die 产品路线 [19]；公开 BiCS8 资料给出 218-layer CBA NAND[20]。本文把 218 层作为公开工艺代理，而不把它解释为 384 GB 研究配置的精确 die 截面。

V-NAND 公开单元模型给出 20 nm W word-line、20 nm SiO_2 ILD、$k_W = 40$ 和 $k_{SiO_2} = 1.4$ W m^{-1} K^{-1}[8]。阵列厚度及正交等效为

$$t_{array} = 218(20 + 20)\ \text{nm} = 8.72\ \mu\text{m}, \tag{42}$$

$$k_{xy,array} = \frac{20(40) + 20(1.4)}{40} = 20.70\ \text{W m}^{-1}\,\text{K}^{-1}, \tag{43}$$

$$k_{z,array} = \frac{40}{20/40 + 20/1.4} = 2.705\ \text{W m}^{-1}\,\text{K}^{-1}. \tag{44}$$

33 μm passive core 层余下 24.28 μm 视为 Si backing。面内并联、贯穿串联：

$$k_{xy,core} = \frac{24.28(130) + 8.72(20.70)}{33} = 101.118, \tag{45}$$

$$k_{z,core} = \frac{33}{24.28/130 + 8.72/2.705} = 9.677\ \text{W m}^{-1}\,\text{K}^{-1}. \tag{46}$$

因此 HBF core die 不再被错误地设为各向同性 bulk Si。

7.2 TSV-NAND、base die 和 bond

HBF 没有公开生产 TSV map，中央 7×9 mm^2 窗口暂取 $f_{TSV} = 0.0129818$。把式(9)和式(4)应用于式(46)的 matrix：

$$(k_x, k_y, k_z)_{\mathrm{TSV-NAND}} = (102.674, 102.674, 14.615)\ \mathrm{W\,m^{-1}\,K^{-1}}. \tag{47}$$

base/logic die 不是 NAND 阵列，故单独使用 Si matrix 的

$$(k_x, k_y, k_z)_{\mathrm{TSV-Si\ base}} = (131.699, 131.699, 133.375)\ \mathrm{W\,m^{-1}\,K^{-1}}. \tag{48}$$

模型通过两个不同 layout 明确区分 core 与 base，避免把 NAND 低 k_z 误施加到 logic die，或反向把 bulk Si 误施加到 NAND array。

HBF bond 厚度为 10 μm。若未解析界面/BEOL 的面积热阻沿用 HBM 校准值，则

$$k_{z,HBF\ bond} = \frac{10}{15/1.225} = 0.8167\ \mathrm{W\,m^{-1}\,K^{-1}}. \tag{49}$$

面内 MUF/SAC Maxwell 结果为 1.3037 $\mathrm{W\,m^{-1}\,K^{-1}}$，故

$$(k_x, k_y, k_z)_{\mathrm{HBF\ bond}} = (1.3037, 1.3037, 0.8167)\ \mathrm{W\,m^{-1}\,K^{-1}}. \tag{50}$$

完整 50 层模型的名义串联结果为

$$k_{z,\mathrm{HBF\ 16H}} = 3.18\,\mathrm{W/(m\,K)}. \tag{51}$$

它低于 HBM4 的4.75 W/(m K)，主要由 16 个 bond 以及 NAND array 的低贯穿热导率共同造成；该比较是模型内部一致性检查，不是 HBF 产品测量声明。

8 最终参数汇总

表 4: 写入 3D-ICE 前的 SI 热导率名义值

模型	材料/等效层	k_x	k_y	k_z	等级/备注
全部	Silicon	130.000	130.000	130.000	B/C，320 K
全部	EMC	0.880	0.880	0.880	B/D
GDDR6	Active	2.3265	2.1687	57.8081	C
GDDR7	Active	1.8922	6.0459	64.8251	C/D
GDDR6/7	FC bump/UF	0.8790	0.8790	4.5639	C/D
GDDR6	4L substrate	30.7031	30.7031	0.4102	C

模型	材料/等效层	k_x	k_y	k_z	等级/备注
GDDR7	6L substrate	49.0137	49.0137	0.4685	C
GDDR6	BGA	0.0275	0.0275	1.0257	C/D
GDDR7	BGA	0.0275	0.0275	0.9410	D
LPDDR5X	Active tier	6.6486	1.5886	55.0271	C
LPDDR6	Active tier	5.6611	1.9801	65.9606	C/D
LPDDR5X/6	DAF	0.3000	0.3000	0.3000	B/D
LPDDR5X/6	Substrate	33.0714	33.0714	0.4470	D
LPDDR5X	BGA	0.0275	0.0275	0.6230	C/D
LPDDR6	BGA	0.0275	0.0275	0.6247	D
HBM3E/4	Active	16.5659	16.5659	118.5286	C
HBM3E	TSV-Si	130.8466	130.8466	131.6876	C/D
HBM4	TSV-Si	131.6987	131.6987	133.3753	D
HBM3E	NCF/bump/ BEOL	0.2991	0.2991	1.2250	B/C
HBM4	MR-MUF/bump/ BEOL	1.3037	1.3037	1.2250	C/D
HBF	NAND core	101.1183	101.1183	9.6773	C/D
HBF	TSV-NAND	102.6745	102.6745	14.6145	D
HBF	TSV-Si base	131.6987	131.6987	133.3753	D
HBF	CMOS active	16.5659	16.5659	118.5286	C/D
HBF	10 μm bump/MUF	1.3037	1.3037	0.8167	C/D

9 非 active 层体积热容校准

本节仅修改非 active 材料。以下 active/source 热容保持原值：GDDR6 为 1.616、GDDR7 为 1.61387、LPDDR5X 为 1.61174、LPDDR6 为 1.61411、HBM 及 HBF CMOS active 为 1.62551 MJ/(m^{3}K)。这些值既不进入本轮公式，也不作为热容校准通过项。

patterned-Cu 基板的有效铜体积分数为

$$f_{Cu} = \frac{N t_{Cu} \phi}{t_s}. \tag{52}$$

GDDR6、GDDR7 与 LPDDR 分别得到 $f_{Cu} = 0.077922$、0.124913 与 0.084000。代入式(8)即可得到 1.74416、1.83109 与 1.75540 MJ/(m^{3}K)。旧 GDDR 值仍按无 pattern 折减的整层 Cu 计算，LPDDR 旧值则只包含 BT，因此均与热导率模型使用的铜几何不一致。

GDDR Cu-pillar 层先按厚度计算柱内与柱外热容：

$$C_{v,m} = \frac{43C_{v,EMC} + 5C_{v,PI}}{48} = 1.51792, \tag{53}$$

$$C_{v,c} = \frac{30C_{v,Cu} + 3C_{v,Ni} + 10C_{v,SAC} + 5C_{v,Cu}}{48} = 3.12188. \tag{54}$$

再以 $f_b = 0.151085$ 混合，得到 1.76025 MJ/(m^{3}K)。BGA、TSV 与 HBM bond 分别使用对应的 ball/TSV/bump 面积分数作体积混合。

HBF NAND array 采用等厚 W/SiO_2 代理：

$$C_{v,array} = \frac{2.580 + 1.606}{2} = 2.093 \text{ MJ/(m}^3\text{K)}. \tag{55}$$

与 24.28 μm Si backing 和 8.72 μm array 按厚度混合后，$C_{v,NAND} = 1.81120$ MJ/(m^{3}K)；再加入 1.29818% Cu TSV 得到 1.83248 MJ/(m^{3}K)。

表 5: 非 active 材料体积热容修正

模型	材料/等效层	旧值	校准值	依据/状态
全部	Silicon	1.62800	1.71000	NIST，320 K
全部	EMC	1.60000	1.52000	PBGA ρc_p 基线
GDDR6/7	FC bump/UF	1.62266	1.76025	金属柱/聚合物基体
GDDR6	4L substrate	1.91714	1.74416	7.792% 有效 Cu
GDDR7	6L substrate	2.10840	1.83109	12.491% 有效 Cu
GDDR6	BGA	0.325302	0.318770	SAC305/air
GDDR7	BGA	0.480724	0.470541	SAC305/air
LPDDR5X/6	DAF	1.50000	1.50000	D 级中心值，保留
LPDDR5X/6	Substrate	1.60000	1.75540	8.4% 有效 Cu
LPDDR5X	BGA	0.286278	0.280663	SAC305/air
LPDDR6	BGA	0.298975	0.293062	SAC305/air
HBM3E	TSV-Si	1.63983	1.72129	0.6491% Cu/Si
HBM4	TSV-Si	1.65165	1.73259	1.2982% Cu/Si
HBM3E	NCF/bump	1.53142	1.43800	20% SAC/80% NCF
HBM4	MR-MUF/bump	1.61885	1.55800	20% SAC/80% MUF
HBF	NAND core	1.62800	1.81120	Si+W/SiO_2 array
HBF	TSV-NAND	1.65165	1.83248	NAND+1.2982% Cu

模型	材料/等效层	旧值	校准值	依据/状态
HBF	TSV-Si base	1.65165	1.73259	Si+1.2982% Cu
HBF	microbump/MUF	1.61885	1.55800	20% SAC/80% MUF

热容修正不会改变稳态温度。若热阻保持不变，某一主导热容偏差 $\delta C/C$ 通常会以相近量级传播到相关时间常数 $\tau \sim R_{th}C_{th}$；多层模型的精确传播仍需瞬态灵敏度或实测结构函数验证。

10 不确定性与建议扫描范围

名义值不应掩盖缺失资料。表6给出优先扫描项；区间端点不是统计置信区间，而是公开信息不足时的工程包络。

表 6: 主要不确定性输入及其传播结果

输入	建议范围	对关键输出的影响
Si 参考温度	300–373 K	k_{Si} 约 143–105 $\mathrm{W\,m^{-1}\,K^{-1}}$；所有 Si、TSV-Si 及 active 的分量应重算。
Si $C_v(T)$	1.64–1.87 $\mathrm{MJ/(m^3K)}$	覆盖约 300–373 K；320 K 名义值 1.71。
EMC/DAF/NCF C_v	名义值 ±15–25%	专有填料与固化度未知；主要影响短时升温和层间时间常数。
GDDR trace 覆盖率 ϕ	0.25–0.65	GDDR6 $k_{xy,s}$ 约 17.04–43.76；GDDR7 约 27.11–69.94 $\mathrm{W\,m^{-1}\,K^{-1}}$，$k_z$ 变化小。
LPDDR trace 覆盖率 ϕ	0.20–0.50	$k_{xy,s}$ 约 19.04–47.10 $\mathrm{W\,m^{-1}\,K^{-1}}$；$k_z$ 约 0.447 $\mathrm{W\,m^{-1}\,K^{-1}}$。
BGA R_c''	(1.5–6.0) × $10^{-4}\,\mathrm{m^2\,K\,W^{-1}}$	GDDR6 k_z 约 1.87–0.54；GDDR7 约 1.78–0.48；LPDDR 约 1.17–0.32 $\mathrm{W\,m^{-1}\,K^{-1}}$。
HBM 整机 k_z 实测	6.3–7.7 $\mathrm{W\,m^{-1}\,K^{-1}}$	反演 HBM bond k_z 约 1.097–1.354 $\mathrm{W\,m^{-1}\,K^{-1}}$；HBF 10 μm bond 约 0.731–0.903。
HBF NAND 层数代理	162–321 layers	33 μm core 的 k_{xy} 约 108.54–87.47，k_z 约 12.70–6.73 $\mathrm{W\,m^{-1}\,K^{-1}}$。
HBF TSV 面积分数	0.5%–2.0%	主要改变 TSV-NAND k_z；真实 TSV map 发布后应直接替换。

建议按以下顺序获取实测：

1. 目标封装的 junction-to-case/junction-to-board 结构函数或分层面积热阻；

2. substrate stack-up、各层铜厚/覆盖率与 via map；
3. HBM/HBF bond gap、bump 面积占比及 BEOL 厚度；
4. HBF core die 中 NAND array、Si backing 和 CBA CMOS 的实际厚度；
5. 温度依赖材料参数及瞬态体积热容。

11 实现映射与复现

校准脚本为`examples/thermal_calibration/calibrate_conductivity.py`。运行

```
python3 examples/thermal_calibration/calibrate_conductivity.py --check
```

会重新执行有限体积、解析热导率和体积热容守恒等效，并逐项读取七个 `model.stk`。热导率乘 10^{-6}、MJ/(m^{3}K) 热容乘 10^{-12} 后，任一非 active 校准项与文件不一致即失败；active 热容明确排除。HBF 新增`base_tsv_silicon.layout`，用于将 base Si/TSV 与 core NAND/TSV 分开。

表 7: 模型文件中的主要材料映射

模型	3D-ICE 材料名	物理含义
GDDR6/7	`FC_BUMP_UF_EQ`	Cu-pillar/Ni/SAC/PI/underfill 及接触热阻。
GDDR6/7	`PACKAGE_SUBSTRATE_EQ`	4L/6L patterned-Cu 正交基板。
LPDDR5X/6	`PACKAGE_SUBSTRATE_EQ`	2L、35% Cu 覆盖率的 D 级 WFBGA 基板。
HBM3E	`NCF_BUMP_EQ`	NCF/bump/BEOL/interface 封装级等效。
HBM4	`ADV_MR_MUF_BUMP_EQ`	MR-MUF/bump/BEOL/interface 封装级等效。
HBF core	`NAND_CORE_EQ`, `TSV_NAND_HBF_EQ`	NAND array+Si backing，无/有 TSV。
HBF base	`SILICON`, `TSV_SI_HBF_EQ`	logic/base Si matrix，无/有 TSV。

12 结论与使用限制

本次热导率修正解决了过时 die 几何、完整铜平面假设、离散焊点面积并联和 HBF NAND-as-Si 等问题；本次热容修正进一步消除了 substrate 铜覆盖率、Cu/Ni pillar、20% bump 占比及 NAND array 在储热量上的不一致。校准后，七套模型的非 active 总热容量与当前几何和统一基础材料表闭合；active 热容按用户要求保持原状。

仍需强调：GDDR7 与 LPDDR6 封装细节、HBM4 TSV/MUF、HBF TSV/NAND 截面以及 EMC/DAF/NCF/MUF 目标配方没有公开完整数据，因此这些项属于 C/D

级工程模型。论文中应将其表述为 “literature-constrained effective properties” 或 “公开资料约束的等效参数”，不能表述为厂商实测材料常数。最终瞬态温度还依赖功耗空间分布、TIM、lid/interposer/PCB 和边界条件；产品级热容仍应使用 DSC、密度测量或瞬态结构函数反演验证。

资料与复现声明

本文仅使用公开论文、厂商资料、专利和可复现计算。文献检索与初稿整理使用了自动化工具，所有纳入的数值、DOI、公式和模型写入值均在 2026 年 8 月 23 日逐项核验。正式投稿前，作者仍应针对目标期刊格式、最新产品图纸和自有实测数据进行人工复核。

参考文献

[1] C. J. Glassbrenner and Glen A. Slack. “Thermal Conductivity of Silicon and Germanium from 3 K to the Melting Point”. In: *Physical Review* 134.4A (1964), A1058–A1069. DOI: 10.1103/PhysRev.134.A1058.

[2] National Institute of Standards and Technology. *Thermal Resistance Measurements*. Tech. rep. Special Publication 400-86. National Institute of Standards and Technology, 1986. URL: https://nvlpubs.nist.gov/nistpubs/Legacy/SP/nistspecialpublication400-86.pdf (visited on 08/23/2026).

[3] National Institute of Standards and Technology. *Silicon: Solid Phase Heat Capacity (Shomate Equation)*. NIST Chemistry WebBook, SRD 69; data compilation from Chase (1998). 2026. URL: https://webbook.nist.gov/cgi/cbook.cgi?ID=C7440213&Mask=3&Units=SI (visited on 08/23/2026).

[4] Sadia Khan. “Electromigration Analysis of High Current Carrying Adhesive-Based Copper-to-Copper Interconnections”. MA thesis. Georgia Institute of Technology, Aug. 2012. URL: https://repository.gatech.edu/server/api/core/bitstreams/512248e4-ef9c-4715-a547-25d9f9f71c0f/content (visited on 08/23/2026).

[5] Yongqiang Li and Weimin Lyu. “Simulation Analysis of PBGA Packaged Chips’ Thermal Environment Adaptability”. In: *Journal of Beijing University of Aeronautics and Astronautics* 47.9 (2021), pp. 1892–1899. DOI: 10.13700/j.bh.1001-5965.2020.0339.

[6] He Ma, Daquan Yu, and Jun Wang. “The Development of Effective Model for Thermal Conduction Analysis for 2.5D Packaging Using TSV Interposer”. In: *Microelectronics Reliability* 54.2 (2014), pp. 425–434. DOI: 10.1016/j.microrel.2013.10.003.

[7] MacDermid Alpha Electronics Solutions. *ALPHA VACULOY SAC300, SAC305, SAC350, SAC380, SAC387, SAC400 and SAC405 Solid Solder: Technical Bulletin*. 2020. URL: https://www.macdermidalpha.com/sites/default/files/2021-11/ALPHA-VACULOY-SAC-300%2C-305%2C-350%2C-380%2C-387%2C-400%2C-405-Solid-Solder-EN-06Aug20-TB.pdf (visited on 08/23/2026).

[8] Yongha Kim, Seungjun Ryu, and Sungryung Lee. "Modeling Methodology for Thermo-Structural Analysis of V-NAND Flash Memory Structure". In: *Scientific Reports* 15 (2025), p. 7316. DOI: 10.1038/s41598-025-89936-8.

[9] Evan G. Colgan, Paul Andry, Bing Dang, John Magerlein, Joana Maria, Richard J. Polastre, and Jamil Wakil. "Measurement of Microbump Thermal Resistance in 3D Chip Stacks". In: *SEMI-THERM 2012*. 2012. DOI: 10.1109/STHERM.2012.6188818. URL: https://research.ibm.com/publications/measurement-of-microbump-thermal-resistance-in-3d-chip-stacks (visited on 08/23/2026).

[10] Darshan Chalise and David G. Cahill. *Anisotropic Thermal Conductivity of High Bandwidth Memory*. 2023. DOI: 10.48550/arXiv.2303.06785. arXiv: 2303.06785.

[11] Zane Johnson and Mike Eyman. "Design-Based Thermal Simulation Methodology for Ball Grid Array Packages". In: *Proceedings of the Sixth Intersociety Conference on Thermal and Thermomechanical Phenomena in Electronic Systems*. 1998, pp. 82–87. DOI: 10.1109/ITHERM.1998.689523.

[12] Jihwan Kim and Hansol Yoo. *Die Attach Film Structure and Semiconductor Package Including the Same*. U.S. Patent Application 20260047392. 2026. URL: https://patents.justia.com/patent/20260047392 (visited on 08/23/2026).

[13] SIMMTECH Co., Ltd. *GDDR6/GDDR7 FCCSP Substrate Specifications*. 2026. URL: https://eng.simmtech.com/product/package05.aspx (visited on 08/23/2026).

[14] Dejian Li et al. "The Effect of BEOL Design Factors on the Thermal Reliability of Flip-Chip Chip-Scale Packaging". In: *Micromachines* 16.2 (2025), p. 121. DOI: 10.3390/mi16020121.

[15] Micron Technology, Inc. *16 Gb GDDR6 SGRAM: Package Dimensions*. 2023. URL: https://www.mouser.com/datasheet/2/671/gddr6_sgram_16gb_brief-3179155.pdf (visited on 08/23/2026).

[16] Micron Technology, Inc. *496-Ball Mobile LPDDR5 Package Mechanical Drawing*. 2025. URL: https://mm.digikey.com/Volume0/opasdata/d220001/medias/docus/8885/496b-y31m-qdp-8dp-mobile-lpddr5.pdf (visited on 08/23/2026).

[17] Takayuki Ohba et al. "Review of Bumpless Build Cube (BBCube) Using Wafer-on-Wafer and Chip-on-Wafer for Tera-Scale Three-Dimensional Integration". In: *Electronics* 11.2 (2022), p. 236. DOI: 10.3390/electronics11020236.

[18] Jeong Hun Song and Sang Won Yoon. "Comparative Study of Thermal Dissipation in Increasing DRAM Layers of HBM Using 3D FEA Simulations". In: *Journal of Semiconductor Technology and Science* 25.2 (2025), pp. 142–147. DOI: 10.5573/JSTS.2025.25.2.142.

[19] Sandisk Corporation. *HBF Fact Sheet*. July 2025. URL: https://documents.sandisk.com/content/dam/asset-library/en_us/assets/public/sandisk/collateral/company/Sandisk-HBF-Fact-Sheet.pdf (visited on 08/23/2026).

[20] Sandisk Corporation. *Investor Day 2025: BiCS8 218-Layer NAND with CBA Technology*. 2025. URL: https://investor.sandisk.com/static-files/79481580-ada2-4e08-bdeb-4b440d08f4ab (visited on 08/23/2026).