

面向统一 CPU/GPU/NPU-UCIe 存储系统的 FP4 稀疏索引电路

匿名作者

数字硬件设计与可复现实验研究 中文译稿

摘要：学习型稀疏注意力索引需要协同实现低精度计算、候选选择与数据搬运。本文面向 CSA2 投影后的索引算子，设计可综合数字电路，并通过原生 256 位 AXI、AXI2Flit 和 UCIe 接入 CPU、Vortex GPU 与 CoralNPU 共用的在线存储仿真系统。电路采用 16 路 E2M1 FP4 计算通道和 E8M0 分组缩放，计算 32 个索引头的有符号加权 ReLU 分数；以共享键缓冲区、稳定 Top-512 最小堆、明确的 FP32 舍入约定及 DMA 端点，支持全量扫描、候选集扫描和已提交索引复用。命令完成由实际存储响应驱动。在原生 H32/N640/K512 在线用例中，FULL 与 REUSE 分别需要 670,572 和 115,776 个忙周期，每条命令均逐项验证全部选择记录及 147,456 B 聚集数据。16 路核心在 28 nm HPC+ 标准单元库 TT、0.9 V、25 °C 条件下的映射面积为 0.301 mm²。在理想时钟模型下满足名义 2 ns 时序目标，但报告的建立时间裕量仅为 6 fs。验证覆盖 42 个核心用例、130,009 个浮点算术用例、预训练权重重派生算子输入以及 AXI 错误与背压场景。投影、候选块生成、最终注意力计算、完整模型质量评估及 SRAM-CIM 物理实现不在本文已验证范围内。

关键词：数字集成电路；稀疏注意力；FP4；近存计算；RTL；AXI；UCIe

1 引言

稀疏注意力门控电路的工程价值，既取决于评分与选择的数据通路，也取决于完整的数据传输和控制链路。输入记录必须实际送达硬件，算术运算必须满足明确的选择规则，选中的数据必须完成读取，而命令完成状态则必须沿处理器的实际访存路径返回。仅通过离线回放拼接时序，无法验证上述依赖关系。

2026 年 9 月随 DeepSeek-V4.1-Flash 发布的 CSA2，提供了公开的模型配置、低精度数据格式和参考代码，因而适合作为本研究的近期算法对象^[1-2]。CSA2 在 DSA 所采用的可学习加权 ReLU 索引方法基础上，进一步引入压缩表示，以及跨层 KV 与索引复用^[3]。这些算法机制来自所引文献。本文的贡献在于明确范围内的数字电路实现及其系统集成验证。

本文以研究仓库中记录的固定版本 StorageStacked 为基础^[4]，保留其三个处理源及在线访存返回路径。CPU 使用 gem5 时序 CPU 模型执行程序，Vortex 使用 SimX 模型，CoralNPU 使用基于 RTL 的模型。该系统运行于系统调用仿真模式 (syscall emulation, SE)，CPU 程序与栈所在的存储器不属于远端目标存储区域。因此，本文系统既不等同于全芯片 RTL 模型，也不具备三个设备之间的缓存一致性。

本文完成三方面工程工作。首先，以完整的 FP4 评分与选择数据通路替代固定规模的池化块门控，支持 32 个索引头、128 维向量及最大 512 的 K 值。其次，在存储侧实现寄存器与直接存储器访问 (direct memory access, DMA) 端点，使普通访存、候选索引读取、结果写回和选中 KV 搬运共用既有存储后端及统一时间轴。最后，通过固定版本的官方源码与权重子集、独立数值参考模型、背压与错误检查，以及范围明确的综合证据，将算法的数值约定落实到实际 RTL。上述工作不构成新的稀疏注意力算法，也不支持尚未测量的完整模型加速结论。

2 从池化门控到可学习索引

2.1 原论文的架构基础

王瑞泰的学位论文^[5]提出了较为完整的池化门控架构：由 128 个 Block 构成，每个 Block 包含 32 个 Cell，

每个 Cell 存储 32 个 BF16 数值，并配有均值池化、空间并行归约和 32 个独立的 Top-K 模块。其给出的映射以 32 个词元块为输入，选出其中 12 个块。面向分组查询注意力 (grouped-query attention, GQA) 的四份复制，使 64 KiB 的独立摘要数据对应的 Kmean 载荷达到 256 KiB。这些容量由论文中的结构参数推算得到，并非本文设计的实测结果。

原论文的逐位竞争网络是在一个时钟周期内传播的组合逻辑链，每周期选出一个胜者，而非每个分数位消耗一个时钟周期。本文并未将这一网络直接扩展到长序列和 Top-512。原论文在数字综合中将 SRAM 存内计算 (SRAM-CIM) 单元作为黑盒，其宏单元估计取自引用文献；文中给出的 7 nm 结果还包含由 28 nm 结果进行工艺归一化的步骤。本文不沿用这些数值，也不声称实现了新的物理 SRAM-CIM 宏。由于未获得原作者交付的 RTL 与宏单元特性数据，本文依据论文公开的设计思想独立重构架构。

2.2 目标算子与实现范围

对于单个查询，投影后的索引分数为

$$s_i = \sum_{h=0}^{H-1} w_h \text{ReLU} \left(\sum_{d=0}^{127} q_{h,d} k_{i,d} \right), \quad H \leq 32. \quad (1)$$

其中，所有索引头共享同一个索引键向量 k_i 。输入的 BF16 权重 w_h 已包含官方投影头权重及其 $D^{-1/2}H^{-1/2}$ 缩放因子，RTL 不再重复执行该归一化。学习得到的 w_h 可以为负，因此必须先完成每个头的点积，再应用 ReLU，随后进行有符号加权。将 ReLU 移至跨头求和之后会改变算法语义。本文不以各头贡献均非负这一错误假设进行提前剪枝。

官方 CSA2 配置采用 32 个索引头、128 维向量和 Top-512。本文的 N 表示压缩后的索引/KV 记录数， i 表示这些记录的原始位置，而非原始词元编号。当压缩索引与滑动窗口条目合并时，软件负责应用官方定义的偏移，并处理不可见条目对应的 -1 占位符。官方候选来源层构建每块含 8 个位置、最多 2048 个块的候选块池，并保留最新的不足一个整块的尾块。本文硬件接收展开后的




图 1: SparseGate 在统一系统中的部署位置。门控电路位于 UCle 之后，普通访问保留旁路。存储侧 C++ 分发器是验证适配层；寄存器端点、评分与选择核心以及 DMA 均由可综合 RTL 实现。返回数据与完成状态沿原有协议路径传递。本图为架构示意，精确的协议约定见配套仓库。

有效候选索引列表，要求索引按升序排列且不重复。候选块池生成、压缩、Q/K 投影、均方根归一化 (RMSNorm)、旋转位置编码 (RoPE)、量化及稀疏注意力运算均由处理器或软件完成。在预填充阶段，软件先将块掩码与可见位置求交，再发起物理读取。下文所述硬件模式对应上述算子边界内的执行方式，并不表示已实现 CSA2 中全部层角色。

3 数值约定与微架构设计

3.1 紧凑记录格式与组内精确运算

索引器采用 E2M1 FP4 数值，每 32 维共享一个 E8M0 缩放因子^[2,6]。FP4 并非有符号均匀 INT4 格式。将 E2M1 数值乘以 2 后，可得整数集合

$$\mathcal{M} = \{0, \pm 1, \pm 2, \pm 3, \pm 4, \pm 6, \pm 8, \pm 12\}. \quad (2)$$

组内点积 $D_{h,g} = \sum_{j=0}^{31} m_{h,g,j}^q m_{i,g,j}^k$ 可在 $[-4608, 4608]$ 范围内精确计算。对于缩放字节 e_q, e_k ，该组的 FP32 贡献为

$$a_{h,g} = \text{RNE}_{32}(D_{h,g} 2^{e_q+e_k-256}). \quad (3)$$

其中， RNE_{32} 表示采用“舍入到最近值、中点取偶”的 FP32 舍入规则。实现中依次累加四个组的贡献，应用 ReLU，再与精确扩展为 FP32 的有限有符号 BF16 权重相乘，最后按顺序累加各头结果。每次浮点运算均采用上述舍入规则，并支持渐进下溢，即保留可表示的次正规数。对于实际读取的记录，若 E8M0 字节为 255、权重为非有限值，或中间 FP32 结果溢出，硬件将报错且不输出成功的选择结果。仅扫描候选位置时，未读取的键记录不进行格式检查。

明确的数值约定使 RTL 与独立参考模型能够进行逐位比对，但并不保证与采用其他累加顺序或 BF16 输出舍入的 GPU 内核逐位等价。分数相同时优先保留索引较小的条目，正零与负零也按相等分数处理。

3.2 共享键缓冲与有界选择结构

查询 (Q) 缓冲存储 32 条记录，每条包含 64 B 紧凑数值、4 B 缩放因子和 2 B 权重，逻辑载荷共 2240 B。一

个 68 B 的键 (K) 缓冲在所有索引头之间复用。物理存储中，每条 Q 或 K 记录占 96 B，即三个对齐的 AXI256 数据拍；填充字节也计入传输量。每个参与评分的键记录只读取一次，无需为每个索引头分别建立存储副本。

最小堆最多存储 512 对 32 位分数与 32 位索引，逻辑载荷为 4 KiB。按上述稳定排序规则，堆根始终为当前保留候选中最差的条目。新分数到达后，执行追加、替换堆根或丢弃操作；堆调整需要 $O(\log K)$ 次比较，每一步至多考察两个子节点。核心通过带有 valid/ready 握手和有限缓冲的接口传递分数与结果。封装模块将堆输出收集到独立的 4 KiB 结果缓存，并通过插入排序按索引升序输出。这一位置排序在最坏情况下的复杂度为 $O(K^2)$ ，是明确的面积与延迟折中，并非常数时间排序。


4 在线系统集成与命令完成规则

4.1 RTL 边界与协议适配

原存储目标通过 C++ FIFO 对象传递完整突发请求，并不直接提供 RTL AXI 引脚。新增分发器将寄存器请求转换为实际的 AXI 从通道握手，并将 RTL DMA 事务转换为对同一个 MemSimBackend 的请求。分发器不计算分数、不维护私有数据镜像，也不预测存储访问何时完成。原生 mem_sim 接收请求后，在后续返回数据字节与完成事件，再由这些事件驱动 RTL 响应通道。

RTL 顶层采用 64 位地址、16 位事务标识、256 位数据和 32 位写字节选通信号 WSTRB。验收配置的存储地址窗口为 1 MiB，其中预留 4 KiB 的存储器映射输入输出 (memory-mapped I/O, MMIO) 窗口；各数据缓冲区必须完整落在配置的地址范围内。分发器拒绝独占访问请求。写地址 (AW) 与写数据 (W) 通道分别缓冲，响应载荷在背压期间保持稳定。从接口支持自然对齐、宽度不超过 32 B 的单数据拍访问；不支持的突发请求返回错误，并完成必要的排空处理。DMA 每次仅发出一个对齐的 32 B INCR 数据拍。内部响应标签与处理器侧原有事务标识分离，因此即使 DMA 使用 ID 1，也不会产生标识混淆。

所有 Verilator 求值均发生在既有 SystemC 时钟边沿，



投影后的数值通路；数字标准单元实现

图 2: 实际算术数据通路。基准实现包含 16 路 FP4 运算单元，每组经过两批并行乘积运算后，再进行 FP32 缩放转换与累加。四个组构成一个头的点积；依次完成 ReLU、有符号加权和跨头归约后，分数才进入堆。存储阵列尚未绑定物理 SRAM 宏。

与 gem5 共用飞秒级时间轴，且不链接第二套 SystemC 内核。普通流量保留独立队列，与 DMA 共同访问在线存储后端。当前实现最多保留一个未完成的 DMA 请求，这是明确的吞吐率限制。

4.2 执行模式与结果提交

FULL 模式扫描调用方给定的有效键区间。REINDEX 模式仅读取指定候选位置，并检查索引是否唯一、升序且未越界。REUSE 模式要求已经存在成功提交的选择结果，且上下文标识、版本号 (epoch)、键数量、头数量、K 值、Q 地址和 K 地址均匹配。该模式不读取 Q/K，也不重新评分，但仍执行结果写回和所请求的 KV 聚集读取与搬运。源数据发生变化时，软件必须递增版本号或使缓存失效。这一显式协议不提供硬件缓存一致性，也不是访问控制机制。

每个结果占一条 32 B 记录，包含索引、FP32 分数位模式及零填充。选中的紧凑主 KV 记录按索引顺序读取并复制到聚集输出区。只有所有输出写响应 (BRESP) 均成功后，硬件才提交 DONE 完成状态。失败命令可能已产生部分写入，但错误状态禁止调用方将这些数据作为完整结果使用。后续新命令可以从错误状态恢复；命令在途期间的外部复位恢复不在当前接口约定范围内。

4.3 传输量统计

设有效候选数量为 $1 \leq C \leq N$ ；REINDEX 不接受空列表。FULL 的结果数量为 $R = \min(K, N)$ ，REINDEX 为 $R = \min(K, C)$ ，REUSE 则沿用此前成功提交的结果

数量。因此，在候选数量不足 K 的选择之后执行复用，仍保留此前较小的结果数量。若 KV 记录大小 V 为 32 B 的整数倍，物理 DMA 数据拍数量为

$$B_{\text{read}}^{\text{full}} = 3H + 3N + RV/32, \quad (4)$$

$$B_{\text{read}}^{\text{reindex}} = 3H + 3C + \lceil C/8 \rceil + RV/32, \quad (5)$$

$$B_{\text{read}}^{\text{reuse}} = RV/32, \quad (6)$$

$$B_{\text{write}} = R(1 + V/32). \quad (7)$$

上述计数不包含处理器侧的初始上传、MMIO、结果回读和 UCIE 成帧开销，这些流量在系统轨迹中另有记录。复用与分层候选均为 CSA2 已有机制，其传输量减少不构成本文新的算法发现。完整的架构比较还应纳入计算侧常驻索引缓存，而不能假设所有对比方案每次均需跨 UCIE 重新加载全部键。

5 验证方法与实验结果

5.1 独立参考模型与预训练权重

官方源码和第 20 层的五个索引器张量均固定到指定版本。通过 HTTP 范围请求，仅获取 5,707,008 字节张量数据，无需下载完整检查点。这些张量提供学习得到的 Q/K 投影、归一化参数与头权重。中间激活采用独立随机种子生成的高斯数据，并明确标记为合成输入；它们并非由文本驱动的整体模型推理中提取的隐藏状态。

独立参考模型将有限中间数表示为整数与 2 的整数次幂的乘积，并独立实现 IEEE FP32 舍入。对于加法和乘法，分别使用 99,244 对有限输入与 NumPy 交叉核对；




图 3: 物理记录格式示意，未按比例绘制。索引记录每 32 维采用一个 E8M0 缩放因子；主 KV 记录采用 E2M1 数值载荷，每 16 维配一个 E4M3 缩放因子。验收使用不解释数值含义的确定性 288 B 字节图案，验证选中 KV 的聚集读取与搬运，并非验证预训练模型主 KV 激活或注意力算术。填充字节和所有 AXI 数据拍均纳入统计。

表 1: 部分核心验证用例。C 表示仅扫描 N 个位置中的部分位置时提交的候选数。周期数包含规定的逐字节装载接口和测试背压，不能视为系统延迟。

用例	H	N	K	周期数	检查
随机完整配置	32	521	512	362,348	通过
同分索引乱序	4	35	9	5,669	通过
有符号头权重	2	20	7	2,490	通过
次正规数得分	1	13	8	1,372	通过
候选子集 (C=22)	4	64	12	3,758	通过
权重：Top-512	32	640	512	444,514	通过
权重：小例全扫描	32	64	8	46,101	通过
权重：C=16	32	64	8	13,250	通过

此外，还执行 5,010 个基于精确有理数的舍入区间检查。RTL 浮点运算模块通过 130,009 个用例验证，覆盖溢出与次正规数。通过验收的核心测试集包含 42 个用例、4,520 个成功键评分，以及实际执行的 13,557,824 个 FP4 乘积项。错误用例必须返回预期错误，且不产生选中结果。测试覆盖完整 H32/N640/K512 的预训练权重派生输入，以及仅扫描候选位置的输入。

对于采用预训练权重的 N640 用例，在 CPU 上以 FP32 执行官方的两个评分表达式，所得分数在该输入上与本文规定的顺序运算结果相同。BF16 表达式的相对 L2 差异为 0.00395188，最大绝对差异为 0.0328097，但 Top-512 集合一致。这只是一次算子级观察，不能推广为普遍等价性或精度保证。在全零 N520 用例中，稳定选择较小索引的结果，与 Torch 未规定同分顺序的选择结果，其对称差集合包含 16 个元素，而这些元素的分数相同。配套仓库保留了两组结果。

5.2 AXI 行为与在线验证

封装模块测试覆盖 W 先于 AW、AW 先于 W、随机 DMA 请求接受与响应延迟、从接口响应受阻、过期版本

号、重复或越界候选、非法格式、读/写响应失败、输入输出缓冲区重叠，以及地址回绕。测试逐一核对选中分数和搬运后的每个字节，并检查通道停顿期间载荷是否稳定。该测试使用独立的按字节寻址测试存储器，与后续原生系统验证区分记录。

原统一链路通过 19 项原生测试、7 组 CPU / 测试器用例和 4 组 XPU 用例。此后，SparseGate 分别通过合成输入 CPU 程序、预训练权重派生输入 CPU 程序及三处理源共存程序的验证。共存程序先执行原有 GPU / NPU 工作负载，再发出门控命令；该结果证明新增电路可与原处理源在保留的链路上共存，不代表门控与 GPU / NPU 同时争用资源。

每次门控运行均依据独立参考结果，逐项核对全部返回的得分 / 索引记录及聚集输出的每一个字节。小规模用例依次覆盖 FULL、有效 REUSE、REINDEX、过期 epoch 拒绝和 FULL 恢复。过期命令不产生被接受的 DMA 传输。验证交叉核对原生 AXI 波形、UCIe Flit、后端事件和存储命令，并保留可执行文件与源代码的摘要。每条命令的计数器均与 RTL 忙区间独立比对，成功 DONE 还须晚于最后一次 DMA 写响应。另设适配层与 RTL 联合测试，验证不支持的独占访问被拒绝，以及普通访问能够恢复。

波形检查器还识别出对已记录轨迹施加的三种受控错误：周期计数加一、DMA 读计数加一，以及在最后一次 B 通道握手时提前置位 DONE。上述错误仅通过检查时的数据覆盖注入，不修改原始仿真文件。

AXI 仿真周期为 2 ns。命令周期数计量 RTL 从开始忙碌到接收最后写响应并提交完成状态的区间，主机程序的运行时间则还包含协议传输与软件交互。上述输入下的三条成功命令均返回八条结果记录。

将在线存储周期由 0.25 ns 增大至 1 ns 后，被测可执行文件、RTL、得分和 DMA 数量均保持不变，所有成功命令的周期数均增加，完整主机程序结束时间增加




图 4: 命令生命周期。候选块在硬件外部生成，并展开为有效索引。复用模式绕过评分阶段，但所有产生输出的模式均须等待实际存储写响应后，才提交完成状态。图中的错误处理与缓存失效路径适用于已接受的 START 命令；非法门铃写入会被拒绝，且不会使此前的缓存失效。




图 5: H4/N16/K4 CPU 程序中，首次成功 FULL 命令完成前后的实际原生 RTL VCD 采样。电平在模型求值后记录，握手判定采用上升沿之前稳定的信号值。DONE 在最后一次 B 通道握手后的第三个 AXI 周期提交。RTL STATUS 响应与其随后沿返回协议链路的交付记录独立关联。该图为仿真波形，并非芯片实测波形。

表 2: 完整被测程序的结束时间，包含上传、轮询、回读及错误/恢复命令；三处理源程序还包含 GPU / NPU 计算。请求数在原协议入口对各处理源求和，不含存储侧 DMA。这些程序的工作量不同，不能据此比较加速比。

程序	请求数	结束时间 (μs)	检查
CPU 合成输入	1,693	2095.586	通过
CPU 权重派生	6,352	6665.265	通过
三处理源共存	11,656	3385.905	通过
CPU Top-512	81,278	98278.447	通过

181.530 μs 。轮询请求数量可以随等待时间变化，因此该实验用于确认在线存储延迟能够反馈到电路及主机执行过程，不能解释为固定指令工作量下的加速比比较。

另设完整配置 H32/N640/K512 程序，先后执行 FULL 和 REUSE，并使用彼此独立的目标地址。每条命令均核

表 3: 预训练权重派生 H32/N64/K8 程序的实测 RTL 命令计数。REINDEX 包含 16 个候选。R / W 为 DMA 读 / 写数据拍数，在两种存储周期下保持一致；每个选中索引对应搬运 288 B KV 数据。

模式	评分条目数	R	W	1× 周期	4× 周期
FULL	64	360	80	55,155	67,969
REUSE	0	72	80	1,949	5,783
REINDEX	16	218	80	18,788	26,359

对全部 512 条得分/索引记录、填充字节及 147,456 B 聚集数据。FULL 需要 670,572 个忙周期，产生 6,624 个读数据拍和 5,120 个写数据拍；REUSE 需要 115,776 个周期，读/写数据拍数分别为 4,608 / 5,120。该用例将完整配置的选择验证扩展至实际在线链路；小规模 REINDEX 与错误恢复序列由另一组用例覆盖。




图 6: 两种在线存储周期下 H32/N64/K8 命令的实测延迟, 以及两种周期下相同的 DMA 有效载荷。REUSE 保留已有选择, REINDEX 对外部提供的候选子集重新算分; 两者工作内容不同, 不能作为可互换的精度基线。有效载荷包含结果记录与聚集 KV 数据的写回, 不含主机上传、MMIO、回读及链路封装开销。




图 7: 同一预训练权重派生 H32/N640/K512 输入下, 运算通道数对核心周期数的影响。全部得分和选择结果一致。该核心独立测试不包含封装层的位置排序及原生 DMA / 存储等待; 结果输出周期取决于测试平台的 ready 序列。不同实现之间不预设时钟频率或 PPA 等价。

5.3 并行度与实现代价

当并行路数 L 能整除 32 时, 当前顺序调度所需的算术周期为

$$C_{\text{arithmic/key}} = H \left[4 \left(\frac{32}{L} + 2 \right) + 3 \right]. \quad (8)$$

每组额外的两个周期分别用于数值转换和 FP32 加法; 每个头的其余开销包括查询有效性检查、权重乘法和跨头累加。当 H 为 32 时, L 为 8、16、32 分别对应 864、608、480 个周期。实测总延迟还包含字节加载、堆操作与接口停顿。以下图表采用实际统计周期, 而非以理想乘累加速率推算的延迟。在相同输入及相同握手调度下, 8 / 16 / 32 路实现分别需要 608,365、444,525 和 362,605 个周期。各实现均计算 2,621,440 个乘积项, 并选择相同的 512 个索引。从 8 路增加至 16 路、从 16 路增加至 32 路时, 优化前后周期数之比分别为 $1.369\times$ 和 $1.226\times$ 。增加运算通道可缩短整数乘积的分批计算时间, 但缩放转换与 FP32 归约仍串行执行。装载、选择和结果输出的开销也未消除, 因此该结果不意味着性能线性扩展, 亦不意味着不同实现具有相同的可达频率。

表 1 中 Top-512 用例的 444,514 个周期来自另一

表 4: 16 路评分 / 堆核心在 TSMC 28 nm HPC+ 标准单元库下使用 Design Compiler 获得的实际综合映射结果。数组由触发器实现; 未完成布局布线、寄生互连提取、门级等价验证或物理签核。

指标	测量值 / 配置值
库工艺角	TT 0.9 V 25 °C
目标周期 (ns)	2.000
映射单元面积 (μm^2)	301,340.93
叶单元数	250,241
时序单元数	53,993
建立时间裕量 (ns)	+0.000006
保持时间裕量 (ns)	+0.005131
电气约束违例条目数	0
约束覆盖检查	通过

组随机背压序列, 与受控通道数实验中 16 路实现的 444,525 个周期不属于完全相同的时序实验。

在上述映射核心模型中, 报告的建立时间与保持时间检查均满足所给约束。但建立时间裕量仅为 6 fs, 保持时间裕量为 5.131 ps; 接近零的名义建立时间裕量不足以证明物理实现具有稳健的工作频率。电气约束违例条目统计转换时间、电容、扇出及其他报告的电气限制, 同一对象若出现在不同类别中则分别计数。该检查既不同于建立 / 保持时间检查, 也不同于版图 DRC。独立的时钟与 I/O 约束覆盖检查通过, 其中复位信号按文档规定设为假路径。组合单元面积为 $163,838.47 \mu\text{m}^2$, 非组合单元面积为 $137,502.45 \mu\text{m}^2$, 占总面积的 45.6%。后者同时包含控制状态与触发器存储, 不能单独归因于 Q 或堆存储。全部 1,142 个 Liberty 单元的面积均与同名 LEF 单元的宽高乘积精确一致, 工艺库发布版本的兼容关系亦已核对; 实际 DC 数据库中的单元面积也逐项精确匹配。LEF SIZE 的尺寸单位为微米^[7], 因此这里得到的是标准单元占用面积, 而非布局后的核心面积或芯片面积。综合对象不包含 AXI 封装层、DMA、处理器模型及 UCIe 系统。综合使用理想时钟, 未建模 CTS 与实际时钟网络负载; 对于报告含 53,993 个负载的时钟网, 工具采用 1,000 的扇出估计值。独立的已保存设计回读核查

了映射与时序报告，但这不构成等价性证明。仿真时钟仅为测试设置，不代表已经实现的芯片工作频率。

6 讨论与局限

现有证据验证了可复现的算子算术与在线存储时序反馈，尚不能确定完整模型的吞吐率、质量、能耗或量产芯片工作频率。已完成的多处理源共存测试，也不能证明 GPU/NPU 在门控执行期间发生并发争用。

当前字节加载接口和最多仅允许一个未完成请求的 DMA 使部分工作串行执行。按位置排序采用了较简单的实现，映射为触发器的状态存储也带来显著面积开销。后续可针对这些限制开展具体改进，包括加宽 Q/K 加载接口、采用双缓冲、重叠评分与堆操作、支持数量受限的多个未完成 DMA 请求，以及绑定经过特性表征的 SRAM 宏。各项改进均应在相同数值约定与资源约束下评估。完整扫描的索引评分仍需执行 NHD 个标量乘积，最终注意力的稀疏性并不消除这部分开销。

本文吸收了原论文中利用数据局部性与归约的设计思想，同时替换了其池化块算术及固定规模选择结构。主要贡献是面向现有算法、适配本系统的数据通路与集成约定。更广泛的架构比较，需要匹配数值规则、工作负载和资源约束。

7 研究材料与复现

源码、固定子模块版本、RTL 测试、公开验证摘要、源码哈希及论文生成代码均在独立仓库中提供^[8]；原上游 main 分支保持不变。仓库不分发模型权重或专有工艺库文件，而是提供限定范围的数据下载脚本和本地综合入口。概念图使用图片生成工具制作，保留生成提示词，并对照实现进行核查；测量曲线与表格均由验证证据 JSON 生成。本文为工程研究草稿，尚未经同行评审。

参考文献

- [1] DEEPSEEK-AI. DeepSeek-V4.1-Flash: Pushing the limits of KV cache compression[A/OL]. 2026. arXiv: 2609.19969. <https://arxiv.org/abs/2609.19969>.
- [2] DEEPSEEK-AI. DeepSeek-V4.1-Flash: Official model, configuration and inference reference[EB/OL]. 2026. <https://huggingface.co/deepseek-ai/DeepSeek-V4.1-Flash/tree/dba1be0a40aa45a94ad051997016db3960a90277>.
- [3] DEEPSEEK-AI. DeepSeek-V3.2: Pushing the frontier of open large language models[A/OL]. 2025. arXiv: 2512.02556. <https://arxiv.org/abs/2512.02556>.
- [4] StorageStacked contributors. StorageStacked: Unified online heterogeneous memory system[EB/OL]. 2026. <https://github.com/fmq03/StorageStacked/tree/3be39b697bdc315ae0be08ed2162c322bcf59462>.
- [5] 王瑞泰. 面向 MoBA 算法门控运算的存算一体异构芯粒系统设计[D]. 电子科技大学.
- [6] Open Compute Project. OCP Microscaling Formats (MX) Specification[EB/OL]. 2023. <https://www.openco>

[mpute.org/documents/ocp-microscaling-formats-mx-v1-0-spec-final-pdf](https://www.opencoproject.org/documents/ocp-microscaling-formats-mx-v1-0-spec-final-pdf).

- [7] Cadence Design Systems. LEF/DEF 5.7 language reference[M/OL]. 2009. <https://www.ispd.cc/contests/18/lefdefref.pdf>.
- [8] StorageStacked-SparseGate contributors. StorageStacked-SparseGate: Reproducible RTL and online-system artifact[EB/OL]. 2026. <https://github.com/hy2581/StorageStacked-SparseGate>.