

第一次作业 存储器和 CPU 连接参考答案

作 业 题 目

1. 已知某 8 位机的主存采用半导体存储器，其地址码为 20 位，若采用 $4K \times 4$ 位的静态 RAM 芯片组成该机所允许的最大主存空间，并选用模块板形式，问：

- (1) 若每个模块板为 $64K \times 8$ 位，共需要几个模块板？
- (2) 每个模块板内有多少 RAM 芯片？
- (3) 主存共需要多少 RAM 芯片？CPU 如何选择各个模块板？如何选择具体芯片？（说明选用的器件和地址码的分配）

解：

地址线为 20 位的 8 位机主存容量为 $2^{20} \times 8 \text{ B} = 256 \text{ KB}$

- (1) 若每个模块板为 $64K \times 8$ 位，共需 16 个模块板。
- (2) 每个模块板内有 32 片 RAM 芯片。
- (3) 主存共需 512 片 RAM 芯片，20 根地址线分配如下：

$A_{11} \sim A_0$ 作为 $4K \times 4$ 位 RAM 芯片本身的地址线； $A_{15} \sim A_{12}$ 作为模块板内片选地址。采用 4 线-16 线译码器，共 16 个输出，每个输出选 2 片 $4K \times 4$ 位的 RAM 芯片； $A_{15} \sim A_{12}$ 作为模块板的地址，采用 4 线-16 线译码器，其每个输出分别选 16 个模块板中的任一块。

2. 设 CPU 有 16 根地址线，8 根数据线，并用 $\overline{\text{MREQ}}$ （低电平有效）作访存控制信号，用 $\overline{\text{WR}}$ 作为读/写命令控制信号（高电平为读，低电平为写）。现有： $1K \times 4$ 位 RAM， $2K \times 8$ 位 ROM 以及 74LS138 译码器及各种门电路，请画出 CPU 与存储芯片的连接图，要求如下：

- (1) 主存地址空间分配：
8000H—87FFH 为系统程序区 8800H—8BFFH 为用户程序区
- (2) 合理选用上述芯片，说明各选几片，并写出每片芯片的地址范围；
- (3) 详细画出存储芯片的片选逻辑。

解：

根据主存地址空间分配,选出所用芯片类型及数量。即

A_{15}	...	A_{11}	...	A_7	...	A_1	...	A_0	
1	0	0	0	0	0	0	0	0	0
1	0	0	0	0	1	1	1	1	1
									2K×8 位 ROM 1 片
1	0	0	0	1	0	0	0	0	0
1	0	0	0	1	0	1	1	1	1
									1K×4 位 RAM 2 片

CPU 与存储芯片的连接图如图 4.21 所示。




图 4.21 第 32 题答图

3. 在第 2 题给出的条件下,画出 CPU 与存储芯片的连接图,要求如下:

(1) 主存地址空间分配:

A000H—A7FFH 为系统程序区 A800H—AFFFH 为用户程序区

(2) 合理选用上述芯片,说明各选几片,并写出每片芯片的地址范围;

(3) 详细画出存储芯片的片选逻辑。

解:

33. 根据主存地址空间分配,对应 A000H ~ A7FFH 系统程序区,选用一片 2K × 8 位 ROM 芯片;对应 A800H ~ AFFFH 用户程序区,选用 4 片 1K × 4 位 RAM 芯片。每片存储芯片的地址范围如下。CPU 与存储芯片的连接图如图 4.22 所示。

A_{15}	...	A_{11}	...	A_7	...	A_3	...	A_0	
1	0	1	0	0	0	0	0	0	0
1	0	1	0	0	1	1	1	1	1
} 2K × 8 位 ROM 1 片									
1	0	1	0	1	0	0	0	0	0
1	0	1	0	1	0	1	1	1	1
} 1K × 4 位 RAM 2 片									
1	0	1	0	1	1	0	0	0	0
1	0	1	0	1	1	1	1	1	1
} 1K × 4 位 RAM 2 片									




图 4.22 第 33 题答图

4. 在第 2 题给出的条件下,画出 CPU 与存储芯片的连接图,要求如下:
- (1) 主存地址空间分配: 最小 2K 地址空间为系统程序区, 相邻 2K 地址空间为用户程序区
 - (2) 合理选用上述芯片, 说明各选几片, 并写出每片芯片的地址范围;
 - (3) 详细画出存储芯片的片选逻辑。

解:

34. 根据主存地址空间分配,最小 2K 地址为系统程序区,选用 1 片 $2K \times 8$ 位 ROM 芯片;相邻 2K 地址为用户程序区,选用 4 片 $1K \times 4$ 位 RAM 芯片,即

A_{15}	...	A_{11}	...	A_7	...	A_3	...	A_0	
0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	1	1	1	1	1
									} $2K \times 8$ 位 ROM 1 片
0	0	0	0	1	0	0	0	0	0
0	0	0	0	1	1	1	1	1	1
									} $1K \times 4$ 位 RAM 4 片

存储芯片的片选逻辑图如图 4.23 所示,其余部分详见图 4.22。

