

图 3.5-1 CPU 与 Cache 关系图

在计算机中增加 Cache 的目的，就是在性能上使主存储器的平均读出时间尽可能的接近与 Cache 的读出时间。要实现这个目的，就是要将 CPU 将要读取的主存单元内容先预先读到 Cache 中。由于程序编制的局部性，即程序总是按顺序编写和编址的，指令地址顺序存放在存储器中；一条指令执行后一般是执行紧接着的那条指令，只有遇到转移指令时才会跳到另一个区域，但跳转之后又会顺序执行；还有就是当执行一个循环程序时，会在一块小的区域内重复循环执行若干指令；对于存储的数据也是如此。按照一定的预读算法，可以实现很高的 Cache 命中率。

当 CPU 要从主存中读取一个字，先把这个字的地址传给 Cache，检查这个字是否在 Cache 中，如果在，就把这个字直接从 Cache 送到 CPU 中，如果不在，则把这个地址传给主存，从主存中读出这个字。同时，把这个字附近地址单元的内容取到 Cache 中，以满足下次访问的字能在 Cache 中。

为把信息读取到 Cache 中，必须应用某种函数把主存地址映象到 Cache 中定位，称为地址映象。这些函数通常称为映象函数。在信息按这种映象关系装入到 Cache 后，执行程序时，将主存地址变换成 Cache 地址，这个变换过程称为地址变换。

当要将新的主存中的一块数据装入到 Cache 替换掉原存储的一块数据，必须要有相应的替换算法。常用的替换策略有：

最近最少使用 (LRU) 策略，即替换掉那些在 Cache 中驻留时间最长且未被引用的块。

先进先出 (FIFO) 策略，即替换掉那些在 Cache 中停留时间最长的块。

最不常使用 (LFU) 策略，即替换掉引用次数最少的块。

3.6 静态随机存储器实验

一. 实验目的

掌握静态随机存储器 RAM 工作特性及数据的读写方法。

二. 实验设备

1. TDN-CM+或 TDN-CM++教学实验系统一台。
2. PC 微机（或示波器）一台。

三. 实验原理

实验所用的半导体静态存储器电路原理如图 3.6-1 所示,实验中的静态存储器由一片 6116 (2K×8) 构成,其数据线接至数据总线,地址线由地址锁存器 (74LS273) 给出。地址灯 AD0~AD7 与地址线相连,显示地址线内容。数据开关经一个三态门 (74LS245) 连至数据总线,分时给出地址和数据。

因地址寄存器为 8 位,所以接入 6116 的地址为 A7~A0,而高三位 A8~A10 接地,所以其实际容量为 256 字节。6116 有三个控制线: CE (片选线)、OE (读线)、WE (写线)。当片选有效 (CE=0) 时, OE=0 时进行读操作, WE=0 时进行写操作。本实验中将 OE 常接地,在此情况下,当 CE=0、WE=0 时进行读操作, CE=0、WE=1 时进行写操作,其写时间与 T3 脉冲宽度一致。

实验时将 T3 脉冲接至实验板上时序电路模块的 TS3 相应插孔中,其脉冲宽度可调,其它电平控制信号由“SWITCH UNIT”单元的二进制开关模拟,其中 SW-B 为低电平有效, LDAR 为高电平有效。




图 3.6-1 存储器实验原理图

四．实验步骤

- (1) 形成时钟脉冲信号 T3。具体接线方法和操作步骤如下：
 - ① 接通电源，用示波器接入方波信号源的输出插孔 H23，调节电位器 W1 及 W2，使 H23 端输出实验所期望的频率及占空比的方波。
 - ② 将时序电路模块 (STATE UNIT) 单元中的 ϕ 和信号源单元 (SIGNAL UNIT) 中的 H23 排针相连。
 - ③ 在时序电路模块中有两个二进制开关 “STOP” 和 “STEP”。将 “STOP” 开关置为 “RUN” 状态、“STEP” 开关置为 “EXEC” 状态时，按动微动开关 START，则 TS3 端即输出为连续的方波信号，此时调节电位器 W1，用示波器观察，使 T3 输出实验要求的脉冲信号。当 “STOP” 开关置为 “RUN” 状态、“STEP” 开关置为 “STEP” 状态时，每按动一次微动开关 START，则 T3 输出一个单脉冲，其脉冲宽度与连续方式相同。若用 PC 联机软件中的示波器功能也能看到波形，可以代替真实示波器。
- (2) 按图 3.6-2 连接实验线路，仔细查线无误后接通电源。





图 3.6-2 静态随机存储器实验接线图

(3) 写存储器

给存储器的 00、01、02、03、04 地址单元中分别写入数据 11、12、13、14、15。

由上面的存储器实验原理图看出，由于数据和地址全由一个数据开关来给出，这就要分时地给出。下面的写存储器要分两个步骤，第一步写地址，先关掉存储器的片选（CE=1），打开地址锁存器门控信号（LDAR=1），打开数据开关三态门（SW-B=0），由开关给出要写存储单元的地址，按动 START 产生 T3 脉冲将地址打入到地址锁存器，第二步写数据，关掉地址锁存器门控信号（LDAR=0），打开存储器片选，使处于写状态（CE=0，WE=1），由开关给出此单元要写入的数据，按动 START 产生 T3 脉冲将数据写入到当前的地址单元中。写其它单元依次循环上述步骤。


写存储器流程如下：（以向 00 号单元写入 11 为例）



(4) 读存储器

依次读出第 00、01、02、03、04 号单元中的内容，观察上述各单元中的内容是否与前面写入的一致。同写操作类似，读每个单元也需要两步，第一步写地址，先关掉存储器的片选（CE=1），打开地址锁存器门控信号（LDAR=1），打开数据开关三态门（SW-B=0），由开关给出要写存储单元的地址，按动 START 产生 T3 脉冲将地址打入到地址锁存器；第二步读存储器，关掉地址锁存器门控信号（LDAR=0），关掉数据开关三态门（SW-B=1），片选存储器，使它处于读状态（CE=0，WE=0），此时数据总线上显示的数据即为从存储器当前地址中读出的数据内容。读其它单元依次循环上述步骤。

读存储器操作流程如下：（以从 00 号单元读出 11 数据为例）



3. 7 FIFO 先进先出存储器实验

一. 实验目的

了解及掌握先进先出 (FIFO) 存储器的工作特性及其读写方法。

二. 实验设备

- 1. TDN-CM+或 TDN-CM++教学实验系统一台。
- 2. PC 微机一台。

三. 实验原理

本实验用 isp1032 芯片来实现一个简单的 8 位×4 的 FIFO，其信号引脚如图 3.7-1:




图 3. 7-1 定义 FIFO 在 1032 中对应的管脚

其各信号的功能为:

- EMPTY: FIFO 存储器为空标志，高电平有效。
- FULL: FIFO 存储器满标志，高电平有效。
- RST: 清 FIFO 存储器为空。
- FIFOWR: FIFO 存储器写入信号，低电平有效。