Lab 03. One-Counter Design



201810800 이혜인

- ▶ Design an "one-counter" with the state machine design technique.
 - ► Inputs:
 - >A: 8 bit data

 - > S: Start counting indicator
 - **Outputs:**
 - **B**: 4 bit data
 - **▷** Done
 - **▶** Function:
 - ▷ If 'Load' is 'true' then receive 8 bit data input A
 - ▷ If S is '1'then count '1's in A's bitstream, and output the number to B, and set
 Done to '1'. (example: if A is 11010010 then B=4.)
- ▶ Refer Pseudo-code, timing diagram, & Shift register code given.

Report should include:

- 1. VHDL code
- 2. Simulation capture
- 3. Problems met during design & Solutions
- 4. Discussion

Pseudo-code for the one-counter

```
B = 0;

while A \neq 0 do

if a_0 = 1 then

B = B + 1;


1;

end if;


Right-shift A;

end while;
```

Expected behavior of the bit counter



Expected behavior of the bit counter




1. VHDL Code

```
LIBRARY ieee:
                                                                                  WHEN "00"=>
      USE ieee.std logic 1164.all;
                                                                30
                                                                                     if Load A= '0' then --IF LOAD is False
      USE ieee.std logic unsigned.all;
                                                                31
                                                                                        STATE<= "00";
                                                                32
                                                                                     else
                                                                                                         --IF LOAD is True
     ENTITY lab 03 IS
                                                                33
                                                                                        A bit<=A;
                                                                                                         --receive 8 bit data input A
     PORT ( Clock
                                                                                        STATE<= "01";
                         :IN STD LOGIC ;
             Load A, Start: IN STD LOGIC ;
                                                                                     end if:
                         :IN STD LOGIC ;
                                                                                  WHEN "01"=>
                         :IN STD LOGIC VECTOR (7 DOWNTO 0) ;
                                                                37
                                                                                     if Start= '0' then
 10
                         :OUT STD LOGIC VECTOR (3 DOWNTO 0) ;
                                                                                        STATE<= "01";
 11
                         :OUT STD LOGIC) ;
             Done
                                                                                     else
       END lab 03;
                                                                                        STATE<= "10";
 13
                                                                                     end if:
     ☐ARCHITECTURE Behavior OF lab 03 IS
                                                                                  WHEN "10"=>
                            :STD LOGIC VECTOR (1 DOWNTO 0);
 15
          SIGNAL STATE
                                                                43
                                                                                     IF A bit/="000000000" THEN --while A≠0
 16
          SIGNAL A bit
                            :STD LOGIC VECTOR (7 DOWNTO 0);
                                                                                        STATE<="10";
 17
                            :STD LOGIC VECTOR (3 DOWNTO 0);
          SIGNAL B bit
                                                                45
                                                                                        IF(A bit(0)='1') THEN --A bit is 1
 18
                                                                                           B bit<=B bit+1;
                                                                                        END IF:
          PROCESS (Clock, reset n, A, A bit)
                                                                                        A bit<='0'&A bit(7 DOWNTO 1); -- Change A bit=0, Right-shift A
          BEGIN
                                                                49
                                                                                     ELSE
 22
             IF reset n='0' THEN
                                                                50
                                                                                        Done<='1';
                STATE<="00"; --reset
                                                                51
                                                                                        STATE<="11";
                Done<='0'; --reset
                                                                                     END IF:
                                                                                  WHEN "11"=>
                B bit<=(OTHERS=>'0'); --reset
               A bit<=(OTHERS=>'0'); --reset
                                                                54
                                                                                     STATE<="11";
 27
             ELSIF (Clock'EVENT AND Clock='1') THEN
                                                                55
                                                                               END CASE;
                CASE STATE IS
                                                                56
                                                                            END IF:
                                                                         END PROCESS:
→ 다음은 VHDL Code이다.
                                                                     LB<=B bit;
                                                                                        --Output
                                                                      END Behavior;
                                                                                        --Finish
```


→ 주어진 Input, Output, Function을 기반으로 하여 구현하였다.

1. VHDL Code – RTL Viewer




→ 앞에 작성한 VHDL Code를 RTL Viewer로 표현하면 다음과 같이 나 온다.

2. Simulation capture



- → 해당 Simulation은 앞에 주어진 자료인 Expected behavior of the bit counter와 동일하게 진행한 것으로 결과가 동일하게 나왔음을 확인할 수 있다.
- → Load_A가 1이 되면 State가 01로 바뀌고, Start가 1이 되면 State가 01에서 10으로 바뀌면 서 A에 있는 '1'을 Count하고 이를 B에 저장한다. 그리고 Count가 완료되면 State가 11로 바뀜과 동시에 Done이 1이 된다. 해당 Output을 Clock에 동기화 되므로 모두 Clock rising edge에서 결과를 확인할 수 있다.

2. Simulation capture



- → 해당 Simulation은 앞에 Simulation과 다른 값을 넣어 진행하였다.
- → Input A에 01000101을 입력하였으므로 Output B는 3인 0011②이 나와야 하므로, 위의 Simulation을 확인하면 올바르게 진행된 것을 알 수 있다.
- → 또한, Load_A가 1이 되면 State가 01로 바뀌고, Start가 1이 되면 State가 01에서 10으로 바뀌면서 A에 있는 '1'을 Count하고 이를 B에 저장한다. 그리고 Count가 완료되면 State 가 11로 바뀜과 동시에 Done이 1이 되는 것을 확인 할 수 있다.


1 Unsigned install

→ 처음에 'USE ieee.std_logic_unsigned.all;'을 install하지 않았다. 이로 인해 operator가 정의되지 않아서 'B<=B+1' 부분에서 연산자 오류가 발생하였다. 이는 Unsigned를 install해줌으로서 해결하였다.

② Case 구문

→ Case 구문에 모든 State의 경우를 다 작성하지 않아서 오류가 발생하였다. 처음에 State '11'상태를 작성해주지 않았는데 이로 인해 'Case Statement choices must cover all possible values of expression' 오류가 발생하였고 State '11'을 추가해줌으로서 이 문제를 해결하였다.

- 3. Problems met during design & Solutions
 - **3** State
 - → State를 변경할 때, 주어진 조건이 없어 어떻게 해야 할 지 고민하게 되었다.




→ 하지만 주어진 Simulation 예시를 보고 Load가 1이 되었을 때는 State를 01로, State가 01일 때 Start가 1이 되면 State를 10으로, 마지막으로 Count가 완료되었을 때, State가 11이되는 것을 확인하고 이를 이용하여 VHDL 코드를 구현하였다.

- 3. Problems met during design & Solutions
- **4** Error (10028): Can't resolve multiple constant drivers for net...
- → "Multiple Constant Drivers" Error Verilog with Quartus Prime이 발생하였다. 이는 처음 작성한 VHDL Code는 여러 PROCESS로 구성하여 이를 연결한 형태였다.
- → 그러다 보니 같은 INPUT, OUTPUT을 여러 번 정의 내려 사용하게 되었다. 그리고 이를 실행할 때, 같은 INPUT, OUPUT들 사이에서 충돌이 일어나 오류가 발생하게 되었다.
- → 이는 INPUT, OUTPUT을 중복되어 실행되지 않게 꼭 필요한 곳에만 작성하여 해결하였다.
- → (Reset이나 Clock을 너무 여러 번 정의 내림.)

⑤ State 11이 2개의 Clock 뒤에 나오는 현상

→ 원래 State는 Clock에 동기화 되므로 Clock의 rising edge에서 결과를 볼 수 있는 것이 맞다. 하지만 초기 코드의 경우 여러 개의 PROCESS를 작성하여서 done을 1로 만드는 z라는 변수로 인해 한 Clock 다음에 Done이 1의 값을 가지게 되고, 동시에 State가 11을 가진다는 것을 알 수 있다. 하지만 이미 한 Clock이 지난 다음에 알게 되었으므로 한 클럭이 더 밀려서 2개의 Clock 뒤에 나오는 현상이 발생하게 된 것이다. ↓ 다음은 해당 Simulation 결과이다.



90 | 91 |

92

```
LIBRARY ieee:
                                                                                                                                        BEGIN
                                                        49
                                                                     END IF:
     USE ieee.std logic 1164.all;
                                                                                                                            91
                                                                                                                                  IF (Clock'EVENT AND Clock='1') THEN
    USE ieee.std logic unsigned.all;
                                                        50
                                                                  END PROCESS State Transitions;
                                                                                                                                                IF (Load A='1') THEN
                                                        51
   ■ENTITY lab 03 IS
                                                        52
                                                               Control Outputs: --RA:start read A, CB:start count b->b+1
                                                                                                                                                A bit<=A;
   FIPORT ( Clock
                    :IN STD LOGIC ;
                                                        53
                                                                 PROCESS (STATE, Start, A bit (0))
          Load A, Start: IN STD LOGIC ;
                                                                                                                                                ELSE
                                                                                                                            94
                                                                  BEGIN
                    :IN STD LOGIC ;
                                                        54
          reset n
                                                                                                                            95
                                                                                                                                                    IF RA='1' THEN
9
                    :IN STD LOGIC VECTOR (7 DOWNTO 0) ;
                                                        55
                                                                     Done<='0';
                     :OUT STD LOGIC VECTOR (3 DOWNTO 0) ;
                                                        56
                                                                     IF STATE="00" THEN
                                                                                                                                                        A bit<='0'&A bit(7 DOWNTO 1);
                                                                                                                            96
          Done
                     :OUT STD LOGIC) ;
                                                        57
                                                                       RA<='0';
                                                                                                                                                        IF A bit="00000000" THEN
                                                                                                                            97
     END lab 03;
                                                                       CB<='0';
                                                        58
13
                                                                                                                            98
                                                                                                                                                            z<='1': --make done:1
                                                        59
   ARCHITECTURE Behavior OF lab 03 IS
                                                        60
                                                                     ELSIF STATE="10" THEN
                                                                                                                            99
       SIGNAL STATE
                       :STD LOGIC VECTOR (1 DOWNTO 0);
                                                        61
                                                                        RA<='1'; --start read bit
       SIGNAL A bit
                       :STD LOGIC VECTOR (7 DOWNTO 0);
                                                                                                                           100
                                                                                                                                                            z<='0'; --still repeat
       SIGNAL B bit
                       :STD LOGIC VECTOR (3 DOWNTO 0);
                                                        62
                                                                       IF A bit (0) = '1' THEN
                                                                                                                           101
                                                                                                                                                        END IF;
       SIGNAL z, RA, CB
                       :STD LOGIC; -- z:make done 1, RA:st
                                                                          CB<='1':
19
                                                                       ELSE
                                                                                                                           102
                                                                                                                                                    END IF;
20
   BEGIN
                                                        65
                                                                          CB<='0':
                                                                                                                           103
                                                                                                                                                END IF:
     State Transitions:
                                                        66
                                                                        END IF;
       PROCESS (Clock, reset n)
                                                                                                                           104
                                                                                                                                            END IF:
                                                        67
                                                                     ELSIF STATE="11" THEN
                                                        68
                                                                        RA<= '0';
          IF reset n='0' THEN
                                                                                                                           105
                                                                                                                                        END PROCESS ShiftA;
25
             STATE<="00";
                                                        69
                                                                       CB<= '0';
                                                                                                                           106
          ELSIF (Clock'EVENT AND Clock='1') THEN
                                                        70
                                                                       Done<='1';
27
             CASE STATE IS
                                                                                                                           107
                                                                                                                                    B<=B bit;
                                                                                                                                                        --Output
                                                        71
                                                                     END IF:
28
               WHEN "00"=>
                                                        72
                                                                  END PROCESS Control Outputs;
                                                                                                                                   END Behavior;
                                                                                                                                                            --Finish
29
                  if Load A= '0' then
                                                        73
                    STATE<= "00";
                                                        74
                                                              Datapath:
31
                                                                 PROCESS (Clock)
                                                        75
                    STATE<= "01";
                  end if;
                WHEN "01"=>
                                                        77
                                                                     IF (Clock'EVENT AND Clock='1') THEN
35
                  if Start= '0' then
                                                        78
                                                                       IF STATE="00" THEN
                    STATE<= "01";
                                                        79
                                                                          B bit<="0000";
37
                                                                                                                                    → 앞서 말한 PROCESS가 여러 개인
                                                        80
                                                                       ELSE
38
                    STATE<= "10";
                                                        81
                  end if;
                                                        82
                WHEN "10"=>
                                                                              then B bit <= B bit+1; --count
41
                  if z= '0' then
                                                        83
                                                                          end if;
                    STATE<= "10";
                                                                                                                                          VHDL Code이다.
                                                        84
                                                                        END IF:
43
                                                        85
                                                                     END IF:
                    STATE<= "11";
                                                        86
                                                                  END PROCESS Datapath;
45
                  end if;
                                                        87
                WHEN "11"=>
46
                                                        88
                  STATE<="11";
                                                        89
                                                                  PROCESS(Clock, A, Load A, Start, Clock) -- Load A->onebit
```

IF (Clock'EVENT AND Clock='1') THEN

IF (Load A='1') THEN

- → 각 프로세스는 다음과 같다.
- → State_Transition : State 바꾸기
- \rightarrow Control_Outputs : A를 읽어 1이면 CB를 1로 바꿔 Count할 수 있는 조건을 만듦($a_0 = 1$)
- → Datapath : Count 할 수 있는 조건이 되면 +1을 함(B<=B+1)
- → ShiftA: A를 Shift하여 A가 00000000이 아닌지 확인하고 0000000이 아니면 오른쪽으로 Shift함(Right-shift A)

4. Discussion

- → Counter를 이해하느라 생각보다 많은 시간이 소요되었지만, 이해하고 나니 코드는 보다 수월하게 작성할 수 있었다. 다만, 여러 PROCESS로 나눠서 작성하다 보니 불필요한 변수가 많이 필요하게 되었고 이 과정에서 중복되는 변수로 인한 ERROR와 Delay가 한 번 더 일어나는 등 많은 시행착오를 겪게 되었다.
- → 하지만, 이로 인해 VHDL Code와 Counter의 구조에 대해서는 좀 더 상세하게 알수 있는 계기가 되었다. 그리고 많은 ERROR를 수정하는 요령도 좀 더 많이 생겨나게 된 것 같았다.

4. Discussion

- → 또한, 여러 PROCESS 기능 별로 나눠서 작성하는 것이 좋지만은 않다는 것도 알게되었다. 처음에는 기능별로 나눠서 쓰는 것이 더 알아보기 쉽고 간편할 것이라고생각하였는데, 이로 인해 많은 불필요한 변수가 생기고 코드 자체가 길어져서 한눈에 알아보기도 어려워졌다.
- → 이번 실습을 통해서는 문제를 정확히 파악하고 이를 어떻게 해결하는 것이 좋은 방법인지에 대해 배운 것 같았다. 또한, VHDL Code를 작성하는 법에도 조금 더 가까워진 것 같다는 느낌이 든다.