Scene2D GPU 优化

优化过程、同负载对照与工程验证

PYNQ-Z2 · Vivado 2026.1 · 实验 2026.10.03—04 · 修订 2026.11.04

在 PYNQ-Z2 上，我们围绕 Scene2D 命令式二维 GPU 的描述符访问、像素执行和跨帧上传开展四阶段优化。AI 辅助提出局部方案、改写 RTL、分析失败并组织复验；效果由 XSim 黄金对照和 Vivado 实现报告判定。固定 100 MHz 渲染时钟后，代表性 Tile 缓存加流水场景加速 5.92 倍，Blit 流水加速 4.91 倍，核心栅格双像素场景约加速 2 倍。




图 1 四阶段优化与验证闭环。P2、P3 分别细分为两条实施路径；箭头表示累计功能，不表示加速比相乘。来源：S1—S3。

表 1 阶段方案与验证目标

阶段	AI 辅助的分析与实施	验证关注点
P1	识别同一 Tile 描述符的重复读取；复用寄存器并加入 tag 和有效位	缓存失效、素材更新、翻转、透明与裁剪
P2	将请求、返回和写入组织为浅流水；提前锁存源原点和边界	valid 对齐、未请求排空、错误前缀
P3	扩展为条件性双写；保留独立 lane 掩码及有序 CRC	奇偶地址、行尾、透明 lane、时序
P4	复用双命令 bank 预上传；加入 READY、hold/release 与代次栅栏	bank 所有权、反压、呈现与资源更新

资源代价为整机 LUT 增加 941 个（6.71%）、FF 增加 529 个（2.32%），BRAM Tile 从 62 降至 60。P4 最终 WNS/WHS 为 0.029/0.052 ns。以上为离线功能与实现结果；板端 P0/P4 同场景端到端性能、功耗和开发工时收益需要独立测量。

GPU P0–P4、视觉下沉和驱动优化为各阶段的配对或历史实验。当前系统配置与验证入口见上级设计报告；各表保留原始输入、时钟、版本和测量范围。

1 前后对比标准与测量边界

前后对比采用两套互补口径：资源与时序比较 P0 和 P4 整机实现；性能比较同一负载下优化开关关闭与开启的 RTL 执行周期。不同测试负载的加速比各自报告，不能相乘作为整机加速比。

表 2 统一对照条件

控制项	本次采用的固定条件与判据
器件与工具	PYNQ-Z2 / xc7z020clg400-1；Vivado / XSim 2026.1，Windows
版本身份	P0 BUILD_ID C0060700；P4 BUILD_ID C0060760；P4 是独立实验产物
时钟与画布	render 100 MHz，pixel 74.25 MHz；320×180；4 倍最近邻输出 1280×720p60
功能与容量	Scene ABI 1.0、GameSDK 1.1；INDEX4 素材；双 framebuffer，每 bank 57,600 字节
同负载配对	保持输入命令、素材、尺寸、透明/翻转/裁剪条件一致；仅改变表中指定开关
正确性等价	有序写入地址和值、count、trace CRC、错误前缀与取消重试；核心另检查真实 XPM 读回
周期口径	归档 TB 中执行区间的 cycle 计数；按具体模块/核心分别解释；不含主机、网络和显示器延迟
资源与时序	最终 post-route 整机报告；LUT/FF/Slice/BRAM/DSP/MMCM；保持原时钟与约束意图
重复与统计	归档为确定性 RTL 用例和单次版本实现；不构造方差、误差线、置信区间或显著性检验

表 3 评价指标与计算方法

指标	公式与解释
加速比 S	S = C关闭 / C开启。1.00 倍表示无加速。
周期减少率 R	R = (C关闭 - C开启) / C关闭 × 100%。
渲染时间	100 MHz 下 t(微秒) = C / 100；仅换算该执行区间。
资源相对变化	(N_P4 - N_P0) / N_P0 × 100%；器件占用率另以器件容量为分母。

720p60 表示扫描输出模式。局部像素吞吐峰值、GPU 绘制时间、游戏呈现 FPS 和输入到屏幕延迟是不同指标。本节的周期减少不能直接换算成整机 FPS 增幅。

2 Tile 消融与优化机制

固定 size16、3×2 Tile、XY 翻转和透明处理用例，八种开关组合均完成 1,440 次有效写入且 error=0。图 2 同时展示有效改进和收益较小的组合，使优化归因能够由同一负载直接验证。




图 2 相同 size16 / 3×2 Tile 用例的八组合对照，数值为周期及相对全关闭的局部加速比。双像素路径依赖缓存、流水同时开启；开关置 1 不一定激活该路径。来源：S5、S9。

表 4 Tile 八组合完整结果

缓存 / 流水 / 双像素	周期	时间 微秒	描述符读取	相对全关闭
0 / 0 / 0	13,860	138.60	1,536	1.00 倍
0 / 0 / 1	13,860	138.60	1,536	1.00 倍
0 / 1 / 0	13,764	137.64	1,536	1.01 倍
0 / 1 / 1	13,764	137.64	1,536	1.01 倍
1 / 0 / 0	9,540	95.40	96	1.45 倍
1 / 0 / 1	9,540	95.40	96	1.45 倍
1 / 1 / 0	2,340	23.40	96	5.92 倍
1 / 1 / 1	1,572	15.72	96	8.82 倍

单独启用流水仅减少 0.69% 的周期；缓存将描述符读取从 1,536 次降至 96 次，减少 93.75%。缓存与流水共同开启后降至 2,340 周期，说明重复描述符访问是本用例的重要限制。再启用双像素后为 1,572 周期，相对全关闭加速 8.82 倍。

双像素路径要求 cache、pipeline 同时开启，并满足描述符有效、行内边界和地址对齐条件。因此 001、011、101 与对应 pair=0 组合周期相同，属于前置条件未满足时的兼容路径；八组合结果不能按三个独立主效应相加解释。8.82 倍仅适用于本 Tile 单元负载。

3 不同绘图路径的配对性能结果

图 3 分别检验 Blit 流水、核心 Tile 双像素和核心栅格双像素。每项保持输入和前置优化一致，只切换被检验的路径。不同子图采用独立周期刻度，表 5 汇总完整数值。




图 3 三条绘图路径的周期对照。右图另拆分仅 Blit 双写、仅实色双写与全部开启；实色指 CLEAR/FILL。上方加速比对应全关至全开。来源：S6。

表 5 各绘图路径的周期对照

同负载测试	关闭 → 开启 周期	减少	加速比
P1 Tile 缓存	13,860 → 9,540	31.17%	1.45 倍
P2a Blit 流水	1,281 → 261	79.63%	4.91 倍
P2b Tile 流水	9,540 → 2,340	75.47%	4.08 倍
P1+P2b 累计	13,860 → 2,340	83.12%	5.92 倍
P3a Tile 双像素	813 → 557	31.49%	1.46 倍
P3b 栅格双像素	57,909 → 28,974	49.97%	2.00 倍

P2b 与累计 P1+P2b 复用图 2 的 Tile 负载；其余项使用各自专用负载。周期来源和开关背景见 performance.csv。

表 6 代表性用例与输出等价检查

用例	负载和正确性证据
Blit 流水	256 次不透明有效写入；1281→261 周期，即 12.81→2.61 微秒；合法连续段达到 1 像素/拍。
核心 Tile 双像素	cache/pipeline 等前置优化固定；有效写入 513，CRC 88CEA2AB 保持；813→557 周期。
核心栅格双像素	Tile/cache/pipeline 固定开启；普通不透明帧有效写入 57,873，CRC 0CD1AB1A 保持；579.09→289.74 微秒。

同一栅格负载中，仅 Blit 双写为 57,781 周期，仅实色双写为 29,102 周期，两者同时开启为 28,974 周期；四组写入数和 CRC 均相同。该用例的主要收益来自 CLEAR/FILL，不宜据此声称所有精灵场景均加速 2 倍。双像素路径仍受对齐、源 byte、行界和透明 lane 条件限制。

4 资源成本与容量占用

P0/P4 的直接资源对照取自整套 PL 设计的实现后报告，包含 GPU、DMA、HDMI、控制与回传配套。图 4 左侧以器件容量统一为百分比，右侧展示相对 P0 的累计资源变化。




图 4 P0/P4 容量占用及累计资源轨迹。容量分母为 LUT 53,200、FF 106,400、Slice 13,300、BRAM 140；各类占用率分别解释。来源：S4。

表 7 累计版本的整机资源

累计版本	LUT	FF	Slice	BRAM Tile	BUILD_ID
P0	14,025	22,845	7,262	62	C0060700
P1	13,982	22,870	7,250	62	C0060710
P2a	14,005	22,908	7,229	62	C0060720
P2b	14,110	22,968	7,236	62	C0060730
P3a	14,550	23,005	7,386	60	C0060740
P3b	14,610	23,044	7,421	60	C0060750
P4	14,966	23,374	7,538	60	C0060760

P4 相对该实验预算 15,110 LUT / 23,844 FF 还剩 144 LUT / 470 FF。该数值是实验预算余量，与器件剩余容量不同。P1 整机 LUT 从 14,025 降至 13,982，包含工具映射与布局变化，不能据此断言缓存本身节省逻辑；同配置局部 OOC 记录的缓存增量为 +27 LUT / +25 FF。BRAM 的下降来自 framebuffer 组织调整，容量合同保持。

5 时序问题定位与修复

各累计版本最终均满足同目标时钟下的 setup/hold 门槛。图 5 给出整机结果；表 8 用局部失败和复验说明修改如何收敛。OOC 指模块独立实现，其余量与整机结果分别解释。




图 5 各累计版本的最终整机 WNS/WHS，渲染与像素时钟保持 100/74.25 MHz。P4 为 0.029/0.052 ns，setup 余量较 P0 减少 0.028 ns。来源：S4。

表 8 失败反馈与修复复验

问题与原始反馈	AI 辅助定位与修改	复验结果与层级
Tile 流水定位与尾界组合链过长；首轮 OOC 开启版 WNS -0.981 ns	提前锁存 descriptor 源原点和水平终点，缩短逐像素定位链	同负载黄金保持；最终 Tile 流水 OOC 0.281/0.121 ns
Blit 双像素局部 OOC WNS -1.539 ns；首次修复又在 negative_xy 触发 watchdog	拆分 source/pair/step/rowend 链；使用 Blit 自身候选坐标判断尾部	原独立 oracle 复验；最终 Blit pair OOC 1.701/0.159 ns
P4 开启版核心 OOC 默认布线 WNS -0.006 ns	保留失败 DCP；同钟同 RTL 同约束执行后布线 AggressiveExplore	开启版 OOC 0.070/0.100 ns；整机另为 0.029/0.052 ns
P4 busy 撤销至 hold 锁存间隙可能启动 READY	在 renderer_start 条件中增加 ! renderer_done，关闭完成边界窗口	off/on 写入与 CRC 保持；520 次重叠握手及边界测试通过

来源：S2、S3。AI 辅助解释反馈并形成可检验修改；独立黄金和工具报告决定该轮是否通过。案例中前后 OOC 数值仅在对应模块与轮次内比较。

P4 整机 TNS/THS、setup/hold 失败端点和内部未约束端点均为 0；时序报告仍保留 4 个输出无 delay 的既有缺项，质量报告也存在原有 warning/info。已约束路径的建立与保持检查通过；外部 I/O 延迟检查项和工具告警见原始报告。

6 上传渲染重叠及输出一致性

P4 使用双命令 bank，在当前 Scene 渲染期间预上传同资源代次的下一 Scene，最多保留一个 READY。renderer 读 bank 被锁定，完成结果保持到呈现及软件 release；资源更新先 drain，再等待 generation 实际提交。




图 6 同一两 Scene 测试中的重叠行为与输出等价。520 为 renderer_busy 期间下一 Scene 的核心内部上传握手数。来源：S7。

表 9 P4 输出与协议边界检查

检查项	关闭重叠	开启重叠
busy 期间下一 Scene 内部握手	0	520
两 Scene 有效像素写入	57,602	57,602
CLEAR trace CRC	A0708AC3	A0708AC3
FILL trace CRC	3094986A	3094986A
队列满、提前 release、资源栅栏	基础对照	full_queue=1 / early_release=1 / resource_fence=1
generation 拒绝、半包复位、末字节	基础对照	generation_rejects=3 / partial_reset=1 / last_byte=11

握手计数证明下一 Scene 已在当前渲染期间推进。调度收益来自利用这段原本等待的时间；其大小仍由上传耗时、渲染、vblank 与软件退休共同决定。本计数既不等于外部 DMA 总 beat 数，也不足以计算端到端节省时间。

该实验 18 份最终仿真日志覆盖 off/on、完整画布扫描、命令 bank、绘图/掩码/错误前缀及资源更新。软件的 128 个测试与 4 个子测试、后续关闭安全增量 87 个测试来自归档事实记录，两轮范围有重叠，按各自测试集分别统计。

7 性能结论与设计取舍

缓存、流水与双像素分别减少描述符访问、缩短连续像素处理间隔、扩大每拍有效写入量。三者具有前置依赖，组合效果由相同负载的开关矩阵验证。

设计措施	配对结果	实验条件
Tile 描述符缓存	13,860 → 9,540 周期；描述符读取 1,536 → 96 次	Tile 单元，流水与双像素关闭
缓存与流水组合	13,860 → 2,340 周期，5.92 倍加速	同一 Tile 负载，双像素关闭
缓存、流水与双像素组合	13,860 → 1,572 周期，8.82 倍加速	size16 / 3×2 Tile 八组合测试
Blit 流水	1,281 → 261 周期，4.91 倍加速	256 次不透明有效写入
栅格双像素	57,909 → 28,974 周期	57,873 次有效写入，CRC 保持一致
P0 → P4 资源	LUT 14,025 → 14,966；BRAM 62 → 60	对应阶段完整 PL 实现报告

以上周期在 100 MHz 处理时钟下比较。场景呈现还包括资源上传、命令提交与消隐期换页；内核周期和整机呈现时延分开计量。该实验的设计取舍是以逻辑和控制复杂度换取持续像素吞吐，同时保持素材容量、写入数与输出校验结果。

上传与渲染重叠通过 bank 所有权隔离读写。软件在资源更新前等待使用方释放，并按 generation 识别素材版本；错误前缀与边界场景由独立测试覆盖。当前发行配置的实验开关及接口以配对 HWH 为准。

人工确定接口和资源目标，模型辅助分析瓶颈与生成修改候选；黄金参考、XSim 和 Vivado 实现报告用于选择实现。协作记录见项目 ai_collaboration.md。

实验数据与证据索引

证据索引：S1 优化总结；S2 10 月 3 日逐轮记录；S3 10 月 4 日 P4 验收；S4 各阶段 utilization/timing 原报告；S5 Tile 八组合日志；S6 Blit 与核心 pair/raster 日志；S7 P4 上传与边界日志；S8 GPU 架构；S9 P3a 归档 RTL 中的双像素前置条件。完整路径、SHA-256 和抽取行号见 data/source_manifest.json，原文件副本见 evidence/。