中国科学技术大学计算机学院

《数字电路实验》报告

实验题目：实验 02 简单组合逻辑电路

学生姓名：王琛

学生学号：PB20111696

完成日期：2021.10.21

计算机实验教学中心制

2020 年 09 月

【实验题目】

实验 02 简单组合逻辑电路

【实验目的】

熟练掌握 Logisim 的基本用法

进一步熟悉 Logisim 更多功能

用 Logisim 设计组合逻辑电路并进行仿真

初步学习 Verilog 语法

【实验环境】

PC 一台：Windows 11 操作系统

Logisim 仿真工具

远程虚拟机 vlab.ustc.edu.cn

客户端 TigerVNC

代码编辑器 VSCode

【实验过程】

Step1：用真值表自动生成电路

使用 Analyze Circuit-Table 填写真值表并 Build Circuit 生成电路



Step2：用表达式生成电路图

使用 Analyze Circuit-Table 填写表达式并 Build Circuit 生成电路





使用化简功能化简为与或式或或与式电路



Step3：Verilog HDL 语法入门

学习给出的代码示例，了解基本语法

```
module test( //模块名称
input in, //输入信号声明
output out, //输出信号声明
output out_n);
//如需要，可在此处声明内部变量
/*******以下为逻辑描述部分******/
assign out = in;
assign out_n = ~in;
/*******逻辑描述部分结束******/
endmodule //模块名结束关键词
```

```
module add(
input a,b,
output sum,cout);
assign {cout,sum} = a + b;
endmodule
```

```
module add(
input a,b,
output sum,cout);
assign cout = a & b;
assign sum = a ^ b;
endmodule
```

```
module full_add(
input a,b,cin,
output sum,cout);
wire s,carry1,carry2;
add add_inst1(.a (a ),.b (b ),.sum (s ),.cout (carry1));
add add_inst2(.a (s ),.b (cin ),.sum (sum ),.cout (carry2));
assign cout = carry1 | carry2;
endmodule
```

【实验练习】

题目 1

填入真值表并生成电路

a	b	c	s1	s2
0	0	0	0	1
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	0



题目 2

根据真值表写出逻辑表达式，将逻辑表达式填入并自动生成电路





题目 3

在 Logisim 中绘制电路图并编写为 Verilog 代码




```
module MUX21 (
input a,b,sel,
output out
);
not (rsel,sel);
and (c1,a,sel);
and (c2,b,rsel);
or (out,c1,c2);
endmodule
```

题目 4

通过使用题目 3 中封装好的二选一选择器，用 Logisim 实现四选一选择器



编写对应的 Verilog 代码

```
module MUX41 (
input a,b,c,d,sel1,sel0
output out
);
MUX21 A(.a(c),.b(a),.sel(sel1),.out(c2));
MUX21 B(.a(d),.b(b),.sel(sel1),.out(c1));
MUX21 C(.a(c1),.b(c2),.sel(sel0),.out(out));
endmodule
```

题目 5

根据真值表写出逻辑表达式，再使用连续赋值语句写出 Verilog 代码

```
module encoder(
input i7,i6,i5,i4,i3,i2,i1,i0,
output y2,y1,y0
);
assign
    y2 = i4 | i5 | i6 | i7,
    y1 = ((~i5) & (~i4) & i2) | ((~i5) & (~i4) & i3) | i6 | i7,
    y0 = ((~i6) & (~i4) & (~i2) & i1) | ((~i6) & (~i4) & i3) | ((~i6) & i5) | i7;
endmodule
```

题目 6

将逻辑表达式填入 Logisim 并生成电路



a	b	c	s1	s2
0	0	0	0	1
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	0

观察真值表可知电路的功能是获取 a、b、c 中含 1 的个数为奇数还是偶数，若为奇数则 s1=1 s2=0，若为偶数则 s1=0，s2=1

【总结与思考】

1. 请总结本次实验的收获

(1)学会使用 Logisim 通过真值表、逻辑表达式生成电路图的方法

(2)学习了 Logisim 中将电路化简为与或式和或与式的方法

(3)了解了 Verilog 的基本语法与模块调用

2. 请评价本次实验的难易程度

(1)实验一较简单

(2)实验二需要通过真值表得出逻辑表达式，难度相对较大

(3)实验三四五六编写 Verilog 代码，难度适中

3. 请评价本次实验的任务量

本次实验任务量合适，能够在规定时间内完成

4. 请为本次实验提供改进建议

增加对 Verilog 语法的说明