中国科学技术大学计算机学院

《数字电路实验》报告

实验题目：实验 05 使用 Vivado 进行仿真

学生姓名：王琛

学生学号：PB20111696

完成日期：2021.11.11

计算机实验教学中心制

2020 年 09 月

【实验题目】

实验 05 使用 Vivado 进行仿真

【实验练习】

题目 1

仿真文件如下

```
`timescale 1ns / 1ps
module practice1();
reg a,b;
initial
begin
    a=1;
    #200 a=0;
    #200 $stop;
end
initial
begin
    b=0;
    #100 b=1;
    #175 b=0;
    #75  b=1;
end
endmodule
```

输出波形如下



题目 2

仿真文件如下

```
`timescale 1ns / 1ps
module practice2();
reg CLK,RST_N,D;
initial
begin
    CLK=0;
    forever #5 CLK=~CLK;
end
initial
begin
    RST_N =0;
    #27.5 RST_N=1;
    #27.5 $stop;
end
initial
begin
    D =0;
    #12.5 D=1;
    #25 D=0;
end
endmodule
```

输出波形如下



题目 3

将仿真文件修改如下，调用 d_ff_r 模块，并接入相应端口

```
`timescale 1ns / 1ps
module practice2();
reg CLK,RST_N,D;
wire q;
d_ff_r d_ff_r(CLK,RST_N,D,q);
initial
begin
    CLK=0;
    forever #5 CLK=~CLK;
end
initial
begin
    RST_N =0;
    #27.5 RST_N=1;
    #27.5 $stop;
end
initial
begin
    D =0;
    #12.5 D=1;
    #25 D=0;
end
endmodule
```

输出波形如下



输出 q 仅在时钟上升沿发生改变，在第一次上升沿到来前，q 的状态不确定，在 RST_N 为低电平时，q 被同步复位为 0，当 RST_N 为高电平时，q 被 d 非阻塞赋值

题目 4

三八译码器的源代码如下

```
module decoder(
input [2:0] in,
output reg [7:0] out);
always@(*)
begin
    case(in)
    3'b000: out = 8'b0000_0001;
    3'b001: out = 8'b0000_0010;
    3'b010: out = 8'b0000_0100;
    3'b011: out = 8'b0000_1000;
    3'b100: out = 8'b0001_0000;
    3'b101: out = 8'b0010_0000;
    3'b110: out = 8'b0100_0000;
    3'b111: out = 8'b1000_0000;
    endcase
end
endmodule
```

仿真文件如下

```
`timescale 1ns / 1ps
module practice4();
reg [2:0] in;
wire [7:0] out;
decoder decoder(in,out);
initial
begin
    in=0;
    forever #5 in=in+1;
end
initial
    #40 $stop;
endmodule
```

仿真结果如下



【总结与思考】

1. 请总结本次实验的收获

(1)学会了 Vivado 软件的下载、安装及使用

(2)学习了使用 Verilog 编写仿真文件的方法

(3)了解了使用 Verilog 进行仿真，查看并分析波形文件的过程

2. 请评价本次实验的难易程度

本次实验题目较简单

3. 请评价本次实验的任务量

实验练习能够在规定时间内完成

4. 请为本次实验提供改进建议

增加对于仿真文件语法的说明