中国科学技术大学计算机学院

《数字电路实验》报告

实验题目：实验 06 FPGA 原理及 Vivado 综合

学生姓名：王琛

学生学号：PB20111696

完成日期：2021.11.18

计算机实验教学中心制

2020 年 09 月

【实验题目】

06 FPGA 原理及 Vivado 综合

【实验练习】

题目 1

电路初始状态和配置数据如下



使用 LUT 实现异或运算，在时钟信号上升沿将触发器内存储的值与 1'b1 取异或的结果重新存储在触发器中

在时钟上升沿到来后，电路状态更新如下



触发器的存储内容同时输出到引脚 B

下一次时钟上升沿到来后，电路状态更新如下



题目 2

修改约束文件中控制 led 的部分，将其顺序调换

```
set_property -dict {PACKAGE_PIN C17 IOSTANDARD LVCMOS33} [get_ports {led[7]}];
set_property -dict {PACKAGE_PIN D18 IOSTANDARD LVCMOS33} [get_ports {led[6]}];
set_property -dict {PACKAGE_PIN E18 IOSTANDARD LVCMOS33} [get_ports {led[5]}];
set_property -dict {PACKAGE_PIN G17 IOSTANDARD LVCMOS33} [get_ports {led[4]}];
set_property -dict {PACKAGE_PIN D17 IOSTANDARD LVCMOS33} [get_ports {led[3]}];
set_property -dict {PACKAGE_PIN E17 IOSTANDARD LVCMOS33} [get_ports {led[2]}];
set_property -dict {PACKAGE_PIN F18 IOSTANDARD LVCMOS33} [get_ports {led[1]}];
set_property -dict {PACKAGE_PIN G18 IOSTANDARD LVCMOS33} [get_ports {led[0]}];
```

在 FPGAOL 上测试如下





题目 3

30 位计数器的设计文件如下

```
module top1(
input clk,
output reg [7:0] led
);
reg [29:0] data;
always@(posedge clk) begin
    data <= data + 1;
end
always@(*) begin
    led<={data[22],data[23],data[24],data[25],data[26],data[27],data[28],data[29]};
end
endmodule
```

32 位计数器的设计文件如下

```
module top2(
input clk,
output reg [7:0] led
);
reg [31:0] data;
always@(posedge clk) begin
    data <= data + 1;
end
always@(*) begin
    led<={data[24],data[25],data[26],data[27],data[28],data[29],data[30],data[31]};
end
endmodule
```

时钟信号的频率为 100MHZ，则在 30 位计数器对应的 8 位 LED 的最低位每 2^22/10^8≈0.04s 增加 1，在 32 位计数器对应的 8 位 LED 的最低位每 2^24/10^8≈0.17s 增加 1

【总结与思考】

1. 请总结本次实验的收获

(1)学会了 FPGA 工作原理

(2)学习了 Verilog 文件和约束文件在 FPGA 开发中的作用

(3)了解了使用 Vivado 进行 FPGA 开发的完整流程

2. 请评价本次实验的难易程度

本次实验题目较简单

3. 请评价本次实验的任务量

实验练习能够在规定时间内完成

4. 请为本次实验提供改进建议

增加对于约束文件语法的说明