Homework07

1(改编自COD_CH,P343,5.16)

如5.7节所述,虚拟内存使用页表来跟踪虚拟地址到物理地址的映射。本题显示了在访问地址时必须如何更新页表。以下数据构成了在系统上看到的虚拟字节地址流。假设有4KiB页,一个4表项全相联的TLB,使用严格的LRU替换策略。如果必须从磁盘中取回页,请增加下一次能取的最大页码:

| 十进制 | 4669 | 2227 | 13916 | 34587 | 48870 | 12608 | 49225 |
|------|--------|--------|--------|--------|--------|--------|--------|
| 十六进制 | 0x123d | 0x08b3 | 0x365c | 0x871b | 0xbee6 | 0x3140 | 0xc049 |

TLB

| 有效位 | 标签 | 物理页号 | 上次访问时间间隔 |
|-----|-----|------|----------|
| 1 | 0xb | 12 | 4 |
| 1 | 0x7 | 4 | 1 |
| 1 | 0x3 | 6 | 3 |
| 0 | 0x4 | 9 | 7 |

页表

| 索引 | 有效位 | 物理页号/在磁盘中 |
|----|-----|-----------|
| 0 | 1 | 5 |
| 1 | 0 | 在磁盘中 |
| 2 | 0 | 在磁盘中 |
| 3 | 1 | 6 |
| 4 | 1 | 9 |
| 5 | 1 | 11 |
| 6 | 0 | 在磁盘中 |
| 7 | 1 | 4 |
| 8 | 0 | 在磁盘中 |
| 9 | 0 | 在磁盘中 |
| a | 1 | 3 |
| b | 1 | 12 |

(1)对于上述每一次访问,列出

- 本次访问在TLB会命中还是失效
- 本次访问在页表中会命中还是失效

- 本次访问是否会造成缺页错误
- TLB的更新状态

可以参考表1,后续三、四问可以在此基础上加入tag和index等字段

表上有些空没有可以不填(例如TLB命中, page和page Fault可以空着)

- (2)重复(1),但这次使用16KiB页而不是4KiB页。拥有更大页大小的优势是什么?有什么缺点?
- (3)重复(1),但这次使用4KiB页和一个两路组相联TLB。(两路组相联TLB四个表项,前两个一组,索引为0,后两个一组,索引为1)
- (4)重复(1),但这次使用4KiB页和一个直接映射TLB。(直接映射TLB四个表项从上到下的索引依次为0,1,2,3)
- (5)讨论为什么CPU必须使用TLB才能实现高性能。如果没有TLB,如何处理虚拟内存访问?

注: 页表索引是不分tag, index的, 本身就是虚页号, 区别于TLB

(1) LRU order越小表示越优先换出

表1

| | | | | 72. | | | | | |
|---------|----------------|------|-------------|---------------|-------|--------------|-------------------|------------------|--|
| | Vitual Page | | Page H/M | Page Fault | TLB | | | | |
| Address | | | | | Valid | LRU order | tag | Physical Page | |
| 0x123d | OXI | М | Н | | 1 | 2 | 0xb 0x7 0x3 | 12 4 | |
| | 0711 | • • | 6 1 | |) | 3 | OXI | 6 13 5 | |
| | | | | | J | 3 | OXD | 5 | |
| 0x08b3 | DXD | M | Н | | ! | 0 | 0X7 | 4 | |
| | | • • | • (| | 1 | 2 | OX3 | 6 13 5 | |
| | 0 X 3 | | | | i | 2 | OXD | 5 | |
| 0x365c | | ы | | | | 0 | ox7 | 4 | |
| | | H | | | | 3 | 0X3 | 6 | |
| | | | | | 1 | 1 | OX D | 13 5 | |
| 0x871b | 8x0 | M | Н | / | 1 | 3 | 0 x 8 | 14 | |
| 0.0710 | | | | | ı | 2 | OX3 | | |
| | | | | | 1 | 0 | OXI | 13 | |
| | | xb M | Н | | , | 2 | 0x0 | 14 | |
| 0xbee6 | oxb | | | | i | l | 0X3 | 6 | |
| | | • | | | 1 | 3 | ox b | 12 | |
| | | | | | | 0 | OXO | 5 | |
| 0x3140 | 0 X 3 | Н | | | | 3 | 0 X 8 | 14 6 | |
| | 0 / / | - | | | j | 2 | oxb | 12 | |
| | | | | | j | 3 | ox C | 15 | |
| 0xc049 | ρΧc | M | M | V | ı | D | 0 x 8 | 14 | |
| 3,6013 | | / 1 | 11 | | 1 | 2 | 0X3 | 6 | |
| | | | | | J | 1 | ox b | 12 | |

(2) LRU order越小表示越优先换出

表1

| | | | | 121 | | | | | |
|---------|---|-------------|---------------|-------|--------------|------------------|--------------------------|-------------------|--|
| | | TID | Daga | Daga | TLB | | | | |
| Address | | Page H/M | Page Fault | Valid | LRU order | tag | Physical Page | | |
| 0x123d | 0 | М | Н | | | 0 2 1 3 | 0Xb 0X7 0X3 0X0 | 12 4 6 5 | |
| 0x08b3 | 0 | Н | | | | 0 2 1 3 | 0Xb 0X1 0X3 | 12 4 6 5 | |
| 0x365c | D | Н | | | | 0 2 1 3 | 0xb 0x7 0x3 0x0 | 12 4 6 5 | |
| 0x871b | 2 | M | Н | V | | 3 1 D | 0X2 0X7 0X3 0X0 | 13 4 6 5 | |
| 0xbee6 | 2 | Н | | | 1 | 0 2 | 0X2 0X7 0X3 0X0 | 13 4 6 5 | |
| 0x3140 | 0 | Н | | | | 0 3 | 0X2 0X7 0X3 0X0 | 13 4 6 5 | |
| 0xc049 | 3 | н | | | | 0 3 2 | 0X2 0X7 0X3 0X0 | 13 4 6 5 | |

页大小增大使 TLB 失效与缺页错误次数减小,但会便内部石碎片增加 物理内存利用率下降

(3) LRU order越小表示越优先换出

表1

| | | | | - | | | | | |
|---------|-----------------|----------|-------------|---------------|---------------------------------------|-------|-------|----------|--|
| Address | Virtual Page | TLB | Pago | Page Fault | TLB | | | | |
| | | H/M | Page H/M | | N. 11. 1 | LRU | tag/ | Physical | |
| | tog/Index | 1 17 141 | | | Valid | order | Index | Page | |
| | 1 | | | | ı | 0 | b/0 | /2 | |
| 0.41224 | 1 | Λ.1 | L | ./ | J | 1 | 710 | 4 | |
| 0x123d | 0/1 | M | H | | ı | 0 | 3/1 | 6 | |
| | 0/1 | | | | ı | ſ | 0/1 | 13 | |
| | 0 | | Н | | | 1 | 0/0 | 5 | |
| 0x08b3 | | M | | |) | 0 | 710 | 4 | |
| | 0/0 | ι , | | | | 0 | 3/1 | 6 | |
| | | | | | , , , , , , , , , , , , , , , , , , , | | 0/1 | 13 S | |
| | 3 | M | H | | , | - 1 | 0/0 | 4 | |
| 0x365c | | | | | , | 0 | 7/0 | 6 | |
| | 1/1 | | | | i | Ö | 0/1 | 13 | |
| | | | Н | V | 1 | Ö | 0/0 | 5 | |
| 00741 | 8 | - M | | | 1 | i | 410 | 14 | |
| 0x871b | | | | | 1 | ı | 1/1 | 6 | |
| | 4/0 | | | | , | 0 | 0/1 | 13 | |
| | Ь | | | | 1 | 0 | 0/0 | | |
| 0xbee6 | 0 | M | <u></u> | | J | ı | 410 | 14 | |
| OVDEED | 5/1 | M | Н | | 1 | ٥ | 1/1 | 6 | |
| | ויט | | | | 1 | 1 | 5/1 | 12 | |
| | 3 | | | | | 0 | 0/0 | 5 | |
| 0x3140 | | Н | | | 1 | 1 | 410 | 14 | |
| | 1/1 | П | | | 1 | Ī | 1/1 | 6 | |
| | 1 7 1 | | | | 1 | 0 | 5/1 | 12 | |
| | С | | M | 1/ | , | 0 | 6/0 | 15 | |
| 0xc049 | | M | | | , | | 410 | 14 | |
| | 610 | , - | | | , | Ö | 5/1 | 6 | |
| | - • - | | | | , | _ | ~ / / | | |

(4) LRU order越小表示越优先换出

表1

| | | | | 121 | | | | | |
|---------|-----------|------------|----------------------------|---------------|----------|-------|-------|----------|--|
| Address | Virtual | TLB H/M | Page H/M | Page Fault | TLB | | | | |
| | Page | | | | | LRU | tag/ | Physical | |
| | tag/Index | | | | Valid | order | Index | Page | |
| | 1 | | | | 1 | | b/0 | /2 | |
| 0x123d | | M | Н | | | | 0/1 | 13 6 | |
| | 0/1 | , , | '' | | 1 | | 3/2 | | |
| | | | | | 1 | | 0/0 | 9 5 | |
| 0x08b3 | 0 | n/l | 1_1 | | 1 | | 011 | 13 | |
| CAOOAO | 0/0 | M | H | | 1 | | 3/2 | 6 | |
| | | | | | 1 | | 0/0 | 9 5 | |
| | 3 | M | Н | | , | | 011 | 13 | |
| 0x365c | 2/2 | | | | 1 | | 3/2 | 6 | |
| | 0/3 | | | | 1 | | 0/3 | 6 | |
| | 8 | - M | Н | V | 1 | | 2 / 0 | 14 | |
| 0x871b | | | | | 1 | | 011 | 13 | |
| | 2/0 | | | | <u>'</u> | | 3/2 | 6 | |
| | | | | | '1 | | 2/0 | 14 | |
| Ovbook | Ь | | Н | | 1 | | 011 | 13 | |
| 0xbee6 | 2 /2 | M | | | ı | | 3/2 | 6 | |
| | 2/3 | | | | 1 | | 2/3 | /2 | |
| | 3 | | | | 1 | | 2 / 0 | 14 | |
| 0x3140 | | 0/3 M | Н | | 1 | | 0/1 | 13 6 | |
| | 0/3 | | <i> </i> | | , | | 0/3 | 6 | |
| | | | | | 1 | | 3/0 | 15 | |
| 0,4040 | С | M | M | V | 1 | | 011 | 13 | |
| 0xc049 | | | | | , | | 3/2 | 6 | |
| | 3/0 | | | | 1 | | 0/3 | 6 | |

(S) 若沒有TLB. 每次需先访问页表, 再访问内存 , 共需 两次访存在TLB命中时仅需 -次访存, 因此 CPU用TLB才可实现高性能

2(改编自COD_CH,P345,5.24)

本题研究具有写缓冲区的处理器的cache控制器的控制单元。使用图5-39的有限状态自动机作为设计有限状态自动机的起点。假设cache控制器用于5.9.3节描述的简单直接映射cache(图5-39),但你需要再添加一个容量为1个块的写缓冲区。

回忆一下,写缓冲区的目的是作为临时存储器,这样处理器就不必等待脏块失效的两次内存访问。它不 是在取新块之前写回脏块,而是缓冲脏块并立即开始读取新块。然后,在处理器工作时再将脏块写入主 存。

- (1) 如果处理器在从写缓冲区将块写回主存时发出一个命中cache的请求,会发生什么?
- (2) 如果处理器在从写缓冲区将块写回主存时发出一个cache失效的请求,会发生什么?
- (3) 设计一个有限状态自动机以启用写缓冲区




图5.39


(1) 如果处理器在从写缓冲区将块写回主存时发出一个命中cache的请求,会发生什么?

cache 需要在写缓冲区写回主存的同时响应命中 Cache的请求

(2) 如果处理器在从写缓冲区将块写回主存时发出一个cache失效的请求,会发生什么?

ca che 需要等待写缓冲区写回主存后从主存中读取所请求的块

(3) 设计一个有限状态自动机以启用写缓冲区



存储器未就绪

3(改编自唐书, P151, 4.17、4.18)

- (1) 写出1100、1101、1110、1111对应的海明码(按偶配原则,高位在右边,低位在左边)
- (2) 已知接受到的海明码(按偶配原则配置,高位在右边,低位在左边)为1100100、1100111、1100000、1100001,检查上述代码是否出错?第几位出错?

注:如果觉得高位写在右边不方便,可以说明一下写在左边也是可以的,但是要注意所有位置的顺序

4

某磁盘转速为10000转/分,平均寻道时间是6ms,磁盘传输速率是20MB/s,磁盘控制器延迟为0.2ms,读取一个4KB的扇区所需平均时间约为多少?