
Homework 01

- 1. 用德·摩根定理和 A.2 节中的结合公理证明下面两个关于 E 的表达式是等价的:
 - a). $E = ((A \cdot B) + (A \cdot C) + (B \cdot C)) \cdot (\overline{A \cdot B \cdot C})$
 - b). $E = (A \cdot B \cdot \overline{C}) + (A \cdot C \cdot \overline{B}) + (B \cdot C \cdot \overline{A})$

$$E = ((A \cdot B) + (A \cdot C) + (B \cdot C)) \cdot (\bar{A} + \bar{B} + \bar{c})$$

$$= (A \cdot B \cdot \bar{c}) + (A \cdot C \cdot \bar{B}) + (B \cdot C \cdot \bar{A})$$

2. 用两输入的与门、或门和非门实现四输入的奇校验函数。




- 3. 假设 X 由三位 x2、x1、x0 组成。
 - a). 分别写出下列4个逻辑表达式(当且仅当满足下面的条件时逻辑表达式为"真"):
 - 。X中只有一个0。
 - 。X中有偶数个0。
 - 。 当 X 被当做无符号二进制数时,X 小于4。
 - 。 当 X 被当做有符号二进制数时,X 是负数。
 - b). 用 PLA 实现上述4个逻辑函数。

a) •
$$x_2 x_1 \overline{x_0} + x_1 \overline{x_1} x_0 + \widehat{x_2} x_1 x_0$$

$$\circ$$
 $\overline{\chi}_1$ $\overline{\chi}_1$ χ_0 + $\overline{\chi}_2$ χ_1 $\overline{\chi}_0$ + χ_2 $\overline{\chi}_1$ $\overline{\chi}_0$ + χ_2 χ_1 χ_0

- 0 202
- 0 22




4. 下面的 Verilog 模块实现了何种功能:

```
module FUNC1 (I0, I1, S, out);
     input I0, I1;
     input S;
     output out;
     out = S? I1: I0;
endmodule
module FUNC2 (out, ctl, clk, reset);
     output [7:0] out;
     input ctl, clk, reset;
     reg [7:0] out;
     always @(posedge clk)
     if (reset) begin
                 out <= 8'b0;
     end
     else if (ctl) begin
                  out <= out + 1;
     else begin
                 out <= out - 1;
endmodule
```

FUNCI 数据选择器

FUNC 2 可在时钟边沿根据 ct | 为1 lo 而递增(减)的计数器, reset 可用于同步清要

5. 根据下面给出的累加器逻辑图,写出它的Verilog模块实现。假定使用正边沿触发寄存器和异步Rst。



```
module adder (
input [3:0] In,
input CIK, Rst, Load,
input [IS:0] LOAD,
output reg [U:0] Out);
always @ (posedge cIK or posedge Rst)
if (Rst) Out <= 16'b0;
else if (Load) Out <= LOAD;
else Out <= Out +In;
end module
```