Assignment-3


학과 : 로봇공학과
학번 : 2025077101
이름 : 임현진

1. RS Latch


-회로의 동작 원리

RS Latch는 두 개의 NOR 게이트를 교차 연결하여 구성한 기본적인 순차논리회로이다. 입력 S(Set)와 R(Reset)에 따라 출력 Q의 상태를 변경하거나 이전 상태를 유지한다. S=1, R=0일 때 출력 Q는 1이 되고, S=0, R=1일 때는 0이 된다. 두 입력이 모두 0이면 이전 출력 상태를 유지하며, 두 입력이 모두 1이면 Q와 Qn이 모두 0이 되는 금지 상태가 발생한다.

-Logisim 회로도



-Logisim 시뮬레이션 결과



Logisim에서 입력 S와 R을 변경하며 네 가지 동작을 확인하였다. Set 조건에서는 Q가 1로 설정되었고, Reset 조건에서는 Q가 0으로 변경되었다. Hold 조건에서는 입력이 모두 0일 때 이전 출력 상태가 유지되는 것을 확인하였다. 또한 두 입력이 모두 1인 금지 상태에서는 Q와 Qn이 모두 0으로 출력되는 것을 확인하였다.

-VHDL 코드

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity RS_Latch is
Port (
S : in STD_LOGIC;
R : in STD_LOGIC;
Q : out STD_LOGIC;
Qbar : out STD_LOGIC
);
end RS_Latch;


architecture Behavioral of RS_Latch is
signal q_internal : STD_LOGIC := '0';
begin

process(S, R)
begin
if S = '1' and R = '0' then
q_internal <= '1';
elsif S = '0' and R = '1' then
q_internal <= '0';
elsif S = '0' and R = '0' then
null;
end if;
end process;

Q <= q_internal;
Qbar <= not q_internal;

end Behavioral;
```

-Questa 시뮬레이션 결과




Questa에서 VHDL 코드를 컴파일한 후 Testbench를 이용하여 S와 R의 입력값을 순차적으로 변경하며 시뮬레이션을 진행하였다. Waveform을 통해 Set, Reset, Hold 조건에서 출력 Q와 Qn이 예상한 상태로 변경되거나 유지되는 것을 확인하였다. 또한 금지 상태에서는 두 출력이 모두 0으로 나타나는 것을 확인하여 VHDL 회로가 의도한 논리 동작을 수행함을 검증하였다.

2. D Latch


-회로의 동작 원리

D Latch는 NAND 게이트를 이용하여 구성한 순차논리회로로, 데이터 입력 D와 Enable 입력 E에 따라 출력 상태를 결정한다. E가 1이면 입력 D의 값이 출력 Q에 반영되며, E가 0이면 이전 출력 상태를 유지한다. 따라서 Enable 신호를 통해 데이터의 저장 여부를 제어할 수 있다.

-Logisim 회로도



-Logisim 시뮬레이션 결과



Logisim에서 입력 D와 Enable 값을 변경하며 회로의 동작을 확인하였다. Enable이 1일 때는 입력 D의 값에 따라 출력 Q가 변경되었으며, Enable이 0일 때는 입력 D가 변경되더라도 이전 출력 상태가 유지되는 것을 확인하였다.

-VHDL 코드

```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity D_Latch is
Port (
D  : in STD_LOGIC;
en : in STD_LOGIC;
Q  : out STD_LOGIC
);
end D_Latch;


architecture Behavioral of D_Latch is
signal q_internal : STD_LOGIC := '0';
begin

process(D, en)
begin
if en = '1' then
q_internal <= D;
end if;
end process;

Q <= q_internal;

end Behavioral;
```

-Questa 시뮬레이션 결과



Questa에서 VHDL 코드와 Testbench를 컴파일한 후 입력 D와 Enable 값을 순차적으로 변경하며 시뮬레이션을 진행하였다. Waveform을 통해 Enable이 1일 때는 입력 D의 값이 출력 Q에 반영되고, Enable이 0일 때는 이전 출력 상태가 유지되는 것을 확인하였다. 이를 통해 D Latch의 데이터 저장 및 유지 동작이 정상적으로 수행됨을 검증하였다.


3. D Flip-Flop

-회로의 동작 원리


D Flip-Flop은 클록 신호의 상승 에지를 기준으로 입력 데이터를 저장하는 순차논리회로이

다. 클록이 0에서 1로 바뀌는 순간 입력 D의 값이 출력 Q에 반영되며, 그 외의 시간에는 이전 출력 상태를 유지한다. 이를 통해 클록 신호에 맞춰 데이터를 안정적으로 저장할 수 있다.

-Logisim 회로도



-Logisim 시뮬레이션 결과



Logisim에서 입력 D와 클록 신호를 변경하며 회로의 동작을 확인하였다. 클록의 상승 에지에서 입력 D의 값이 출력 Q에 반영되었으며, 클록이 유지되거나 하강하는 동안에는 출력 상태가 유지되는 것을 확인하였다.

-VHDL 코드

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

```vhdl
entity D_Flip_Flop is
    Port (
D   : in STD_LOGIC;
CLK : in STD_LOGIC;
Q   : out STD_LOGIC
    );
end D_Flip_Flop;


architecture Behavioral of D_Flip_Flop is
    signal q_internal : STD_LOGIC := '0';
begin

    process(CLK)
begin
       if rising_edge(CLK) then
           q_internal <= D;
end if;
end process;

Q <= q_internal;

end Behavioral;
```

-Questa 시뮬레이션 결과




Questa에서 VHDL 코드와 Testbench를 컴파일한 후 클록과 입력 D의 값을 변경하며 시뮬레이션을 진행하였다. Waveform을 통해 클록의 상승 에지에서만 입력 D의 값이 출력 Q에 반영되고, 그 외의 시간에는 이전 출력 상태가 유지되는 것을 확인하였다. 이를 통해 D Flip-Flop의 상승 에지 트리거 동작이 정상적으로 수행됨을 검증하였다.

4. JK Flip-Flop


-회로의 동작 원리

JK Flip-Flop은 입력 J와 K, 클록 신호를 이용하여 출력 상태를 저장하는 순차논리회로이다. 클록의 상승 에지에서만 입력값에 따라 출력 Q가 변경된다. J와 K가 모두 0이면 이전 상태를 유지하고, J가 1이고 K가 0이면 Set, J가 0이고 K가 1이면 Reset 동작을 수행한다. 두 입력이 모두 1이면 현재 출력 상태가 반전되는 Toggle 동작을 수행한다.

-Logisim 회로도



-Logisim 시뮬레이션 결과



Logisim에서 J와 K의 입력 조합을 변경하며 회로의 동작을 확인하였다. J와 K가 모두 0일 때는 이전 출력 상태가 유지되었으며, J=1, K=0일 때는 Set, J=0, K=1일 때는 Reset 동작이 수행되었다. 또한 J와 K가 모두 1일 때는 출력이 반전되는 Toggle 동작을 확인하였다. 클록의 상승 에지에서 출력이 변경되는 것도 확인하였다.

-VHDL 코드 설명

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity JK_FlipFlop is
    Port (
J   : in STD_LOGIC;
K   : in STD_LOGIC;
clk : in STD_LOGIC;
Q   : out STD_LOGIC
    );
end JK_FlipFlop;


architecture Behavioral of JK_FlipFlop is
    signal q_int : STD_LOGIC := '0';
begin

    process(clk)
begin
       if rising_edge(clk) then
           if J = '0' and K = '0' then
                q_int <= q_int;
elsif J = '0' and K = '1' then
                q_int <= '0';
elsif J = '1' and K = '0' then
                q_int <= '1';
else
                q_int <= not q_int;
end if;
end if;
end process;

Q <= q_int;

end Behavioral;
```

-Questa 시뮬레이션 결과



Questa에서 VHDL 코드와 Testbench를 컴파일한 후 J와 K의 입력값을 순차적으로 변경하며 시뮬레이션을 진행하였다. Waveform을 통해 클록의 상승 에지에서 입력 조합에 따른 출력


변화가 발생하는 것을 확인하였다. 또한 Hold, Set, Reset, Toggle 동작이 모두 정상적으로 수행되는 것을 확인하여 JK Flip-Flop의 동작을 검증하였다.

5. D Flip-Flop with Asynchronous Set and Clear


-회로의 동작 원리


D Flip-Flop with Asynchronous Set and Clear는 클록의 상승 에지에서 입력 D의 값을 저장하는 D Flip-Flop에 비동기 Set과 Clear 기능을 추가한 순차논리회로이다. Set 입력이 활성화되면 클록과 관계없이 출력 Q가 1로 설정되며, Clear 입력이 활성화되면 출력 Q가 0으로 초기화된다. 두 입력이 동시에 활성화되는 경우에는 Clear가 우선하도록 구성하였다.


-Logisim 회로도



-Logisim 시뮬레이션 결과







Logisim에서 D, 클록, Set, Clear 입력을 변경하며 회로의 동작을 확인하였다. 클록의 상승에지에서 입력 D의 값이 출력 Q에 저장되는 것을 확인하였으며, Set과 Clear 입력을 활성화했을 때는 클록 신호와 관계없이 출력이 각각 1과 0으로 변경되는 것을 확인하였다. 또한 두 입력이 동시에 활성화되는 경우 Clear가 우선적으로 동작하는 것을 확인하였다.

-VHDL 코드

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity DFF_Async is
    Port (
D   : in STD_LOGIC;
clk : in STD_LOGIC;
set : in STD_LOGIC;
clr : in STD_LOGIC;
Q   : out STD_LOGIC
    );
end DFF_Async;

architecture Behavioral of DFF_Async is
    signal q_internal : STD_LOGIC := '0';
begin


    process(clk, set, clr)
begin
        if clr = '1' then
            q_internal <= '0';
elsif set = '1' then
            q_internal <= '1';
elsif rising_edge(clk) then
```

```
            q_internal <= D;
end if;
end process;

Q <= q_internal;

end Behavioral;
```

-Questa 시뮬레이션 결과



Questa에서 VHDL 코드와 Testbench를 컴파일한 후 D, clk, set, clr 입력을 변경하며 시뮬레이션을 진행하였다. Waveform을 통해 클록 상승 에지에서 입력 D의 값이 출력 Q에 저장되는 것을 확인하였다. 또한 Set과 Clear 입력이 클록 신호와 관계없이 동작하는 것을 확인하였으며, 두 입력이 동시에 활성화되었을 때 Clear가 우선적으로 적용되는 것을 검증하였다.