

CPLD 사용법

실험 목표

- CPLD의 쓰임새를 알고 및 사용방법을 익힌다.
- 채터링 회로를 구성하는 방법을 익힌다.

1.1 CPLD(Complex Programmable Logic Device)

CPLD는 PAL, FPGA 등과 같이 로직을 프로그램할 수 있는 칩이다. 우리가 사용할 CPLD는 Xilinx사의 XC9536XL로 36의 macro cell로 구성되어있으며 800개의 사용가능한 게이트로 구성되어있다. 핀 배치 등 기타 자세한 사항은 XC9536XL.pdf 데이터시트를 참고하도록 한다.


1.2 CPLD 프로그램

Xilinx ISE에서 프로젝트를 생성하여 원하는 회로를 스키메틱으로 작성한다. 적합한 핀배치를 하여 로직을 합성한 후, JTAG 케이블을 통해 프로그램할 수 있다. 이를 위해 CPLD를 꽂을 수 있는 PLCC44 소켓 등을 만능 기판에 납땜해 야 한다. PLCC44의 핀 배치는 다음 그림과 같다.

40	42	44	2	4	6
39	41	43	1	3	5
37	38				10
35	36				12
33	34				14
31	32				16
29	30	27	25	23	21
	28	26	24	22	20

[그림 1-1] PLCC 핀 배치


1. 프로젝트 생성



[그림 1-2] 프로젝트 생성

프로젝트 속성이 위와 같이 설정되어 있는지 확인한다. Device가 XC9536XL 인 것을 확인할 수 있다.


2. Edit Constraints



[그림 1-3] Edit Constraints

이후 원하는 로직을 스키매틱으로 작성한 후, Edit Constraints를 클릭.

3. CPLD의 bottom view에서 핀 설정을 한다.



[그림 1-4] 핀 설정


XC9536의 global 핀, JTAG 핀, Power pin들은 다음과 같다.

Pin Type	PC44
I/O/GCK1	5
I/O/GCK2	6
I/O/GCK3	7
I/O/GTS1	42
I/O/GTS2	40
I/O/GSR	39
TCK	17
TDI	15
TDO	30
TMS	16
V _{CCINT} 3.3V	21, 41
V _{CCIO} 2.5V/3.3V	32
GND	10, 23, 31

[그림 1-5] CPLD핀

클럭은 GCK 중 하나를 사용하면 된다. GND 핀, VCC 세 핀이 있는 것을 확인할 수 있다. VCC 입력은 100nF짜리 캐패시터를 GND 사이에 물려 달아주도록 한다. TCK, TDI, TDO, TMS 핀은 JTAG에 관련된 핀으로 JTAG 케이블을 연결할 수 있도록 적절히 배치한다. GCK는 global clock, GSR은 global set/reset, GTS는 global output enable 핀이다.


4. 그림 1-6번을 참조하여 다음과 같이 pin assign을 한다.



[그림 1-6] 핀 설정

클럭은 P5, P6, P7을 이용해 assign, 기본적인 I/O는 그림이 있는 곳에 assign 한다.


5. 프로그램 파일 생성



[그림 1-7] 프로그램 파일 생성

Generate Programming File을 더블 클릭한다. 완료되면 Configure Device 를 더블 클릭한다. 위의 그림과 같이 세팅한 후, Finish를 누른다.


6. jed 파일 선택



[그림 1-8] jed 파일 선택

잠시 기다리면 iMPACT 프로그램이 실행된다. 탑모듈 이름, 앞에서 생성한 .jed 파일을 선택하고 open을 클릭한다.


7. 디바이스 프로그램



[그림 1-9] 디바이스 프로그램


디바이스를 오른쪽 클릭하고 Program 선택.

8. OK를 클릭하면 완료.



[그림 1-10] OK를 클릭

1.3 채터링 방지 회로



[그림 1-11] 채터링 방지 회로

사람이 스위치를 통해서 회로에 입력을 주는 경우, 기계적인 요인으로 인하여 입력이 순간적으로 불안정하게 튀는 채터링이 발생한다. 때문에 스위치를 통하여 시퀀셜 회로에 클럭 입력을 줄 때에는 꼭 위와 같은 채터링 방지 회로를 사용해야 한다. 그렇지 않으면 여러 번의 입력이 들어가게 되어 회로가 불안정한 동작을 하는 원인이 된다.