1. AND / OR 게이트 VHDL 실습 보고서

이름 : 정현우 | 학년 : 2학년 | 학번 : 2023004557 | 과목 : 디지털논리회로설계

1. VHDL code

```
library ieee;
use ieee.std_logic_1164.all;

entity problem1 is
    port(
        a, b, c, d : in std_logic;
        and_out, or_out : out std_logic
    );
end entity problem1;

architecture bhv of problem1 is
begin
    and_out <= a and b and c and d;
    or_out <= a or b or c or d;
end architecture bhv;
```

2. circuit




그림 1. AND / OR 게이트 회로 구성 (제공된 실습 캡처)

3. simulation




그림 2. 입력을 바꾸어 AND/OR 출력을 관찰한 화면

4. 관련 이론 및 고찰

4입력 AND는 모든 입력이 1일 때만 1이고, 4입력 OR는 적어도 하나가 1이면 1이다. VHDL의 and, or 연산자를 사용해 동일한 4개 입력에서 두 결과를 동시에 계산하였다.

첨부된 화면에서 VHDL 블록의 두 출력이 입출력 핀에 연결된 것을 확인할 수 있다. 각 입력 조합에 대한 전체 진리표 검사는 별도로 수행할 수 있다.

5. 코드 설명 및 실험 분석

entity problem1은 네 개의 1비트 입력 a, b, c, d와 두 개의 출력 and_out, or_out을 선언한다. architecture bhv에서 and 연산자와 or 연산자를 각각 사용해 동일한 입력으로 두 논리값을 동시에 계산한다. 별도의 클록 없이 입력이 바뀌면 조합논리 출력이 변한다.

두 출력의 차이는 입력 4개의 논리적 결합 조건이다. AND는 모두 참이어야 1인 반면, OR는 한 입력만 1이어도 1이다. 예를 들어 1000에서는 AND=0, OR=1이고, 1111에서는 둘 다 1이다. 이 관계를 전체 진리표와 함께 제시하였다.

6. 4입력 AND/OR 진리표

a	b	c	d	and_out	or_out
0	0	0	0	0	0
0	0	0	1	0	1
0	0	1	0	0	1
0	0	1	1	0	1
0	1	0	0	0	1
0	1	0	1	0	1
0	1	1	0	0	1
0	1	1	1	0	1

a	b	c	d	and_out	or_out
1	0	0	0	0	1
1	0	0	1	0	1
1	0	1	0	0	1
1	0	1	1	0	1
1	1	0	0	0	1
1	1	0	1	0	1
1	1	1	0	0	1
1	1	1	1	1	1

AND 출력은 오직 1111에서만 1이고, OR 출력은 0000에서만 0이다. 위 표는 네 입력의 가능한 16가지 조합을 모두 나타낸다.

부록. 제공된 코드 캡처

```
1  library ieee;
2  use ieee.std_logic_1164.all;
3
4  entity problem1 is
5      port(
6          a, b, c, d : in std_logic;
7          and_out, or_out : out std_logic
8      );
9  end entity problem1;
10
11 architecture bhv of problem1 is
12 begin
13     and_out <= a and b and c and d;
14     or_out <= a or b or c or d;
15 end architecture bhv;
16
```

첨부 문서에 포함된 VHDL 코드 화면