2. 8-to-1 Multiplexer VHDL 실습 보고서

이름 : 정현우 | 학년 : 2학년 | 학번 : 2023004557 | 과목 : 디지털논리회로설계

1. VHDL code

```
library ieee;
use ieee.std_logic_1164.all;

entity problem2 is
    port(
        a,b,c,d,e,f,g,h : in std_logic;
        sel : in std_logic_vector(2 downto 0);
        mux_out : out std_logic
    );
end entity problem2;

architecture bhv of problem2 is
begin
    process(a,b,c,d,e,f,g,h,sel)
    begin
        case sel is
            when "000" => mux_out <= a;
            when "001" => mux_out <= b;
            when "010" => mux_out <= c;
            when "011" => mux_out <= d;
            when "100" => mux_out <= e;
            when "101" => mux_out <= f;
            when "110" => mux_out <= g;
            when "111" => mux_out <= h;
            when others => mux_out <= '0';
        end case;
    end process;
end architecture bhv;
```

2. circuit




그림 1. 8-to-1 Multiplexer 회로 구성 (제공된 실습 캡처)

3. simulation




그림 2. sel=000, 첫 번째 입력 a=1에 대한 출력 1




그림 3. 선택 신호를 조작한 MUX 회로 화면

4. 관련 이론 및 고찰

8-to-1 MUX는 8개 데이터 입력 중 3비트 선택 신호 sel이 지정하는 하나만 출력한다. sel=000일 때 a, sel=111일 때 h가 선택되도록 case문으로 구현하였다.

첨부 화면에서 8개 입력, 3비트 선택 신호 및 1비트 출력이 연결된 VHDL MUX를 확인할 수 있다. 출력이 다른 사례를 비교하여 선택 기능을 검토하였다.

5. 코드 설명 및 실험 분석

entity problem2에서 a~h는 8개 데이터 입력이고, sel은 3비트 선택 신호이다. process는 데이터나 sel이 바뀔 때 재평가되며, case sel은 000~111의 여덟 조합 각각에 대응하는 입력을 mux_out에 할당한다. when others는 그 밖의

논리 상태에 대한 기본 출력을 정의한다.

MUX는 여러 값을 합산하지 않고 지정된 한 입력을 그대로 전달한다. 예를 들어 a=1, b=0일 때 sel을 000에서 001로 바꾸면 출력이 1에서 0으로 바뀐다. 선택 신호가 3비트인 이유는 2의 3제곱이 8이기 때문이다.

6. MUX 선택 진리표

sel	mux_out
000	a
001	b
010	c
011	d
100	e
101	f
110	g
111	h

부록. 제공된 코드 캡처

```vhdl
library ieee;
use ieee.std_logic_1164.all;

entity problem2 is
    port(
        a, b, c, d, e, f, g, h : in std_logic;
        sel : in std_logic_vector(2 downto 0);
        mux_out : out std_logic
    );
end entity problem2;

architecture bhv of problem2 is
begin
    process(a, b, c, d, e, f, g, h, sel)
    begin
        case sel is
            when "000" => mux_out <= a;
            when "001" => mux_out <= b;
            when "010" => mux_out <= c;
            when "011" => mux_out <= d;
            when "100" => mux_out <= e;
            when "101" => mux_out <= f;
            when "110" => mux_out <= g;
            when "111" => mux_out <= h;
            when others => mux_out <= '0';
        end case;
    end process;
end architecture bhv;

```

첨부 문서의 MUX VHDL 소스 화면