3. 7-Segment 문자 표시 VHDL 실습 보고서

이름 : 정현우 | 학년 : 2학년 | 학번 : 2023004557 | 과목 : 디지털논리회로설계

1. VHDL code

```
library ieee;
use ieee.std_logic_1164.all;

entity problem3 is
    port(
        en : in std_logic;
        data : in std_logic_vector(3 downto 0);
        display : out std_logic_vector(7 downto 0)
    );
end entity problem3;

architecture bhv of problem3 is
begin
    process(en, data)
    begin
        if en = '0' then
            display <= "00000000";
        else
            case data is
                when "0000" => display <= "11101110"; -- a
                when "0001" => display <= "00111110"; -- b
                when "0010" => display <= "00011010"; -- c
                when "0011" => display <= "01111010"; -- d
                when "0100" => display <= "10001110"; -- f
                when "0101" => display <= "11110110"; -- g
                when others => display <= "00000000";
            end case;
        end if;
    end process;
end architecture bhv;
```

2. circuit




그림 1. 7-Segment 문자 표시 회로 구성 (제공된 실습 캡처)

3. simulation




그림 2. 7-Segment 표시 시험 화면 1




그림 3. 7-Segment 표시 시험 화면 2




그림 4. 7-Segment 표시 시험 화면 3




그림 5. 7-Segment 표시 시험 화면 4




그림 6. 7-Segment 표시 시험 화면 5

4. 관련 이론 및 고찰

7-Segment는 a~g의 발광 구간을 조합하여 문자 형태를 만든다. 4비트 data에 대응하여 a, b, c, d, f, g의 표시 패턴을 선택하고 en=0일 때 전부 끄도록 구현하였다. display 비트 순서는 abcdefgdp이고 active-high로 설정하였다.

첨부된 다섯 시뮬레이션 사진에서 선택 입력에 따라 7-Segment의 점등 형태가 달라지는 것을 확인할 수 있다. 별도로 모든 문자와 en=0 상태를 확인하면 완전한 검증이 된다.

5. 코드 설명 및 실험 분석

en은 표시 활성화 신호이며 data(3 downto 0)는 표시할 문자를 고른다. if en = 0이면 모든 세그먼트를 소등하고, 활성화되면 case data에서 a, b, c, d, f, g에 대응하는 8비트 display 값을 할당한다. 출력의 각 비트는 a,b,c,d,e,f,g,dp에 대응한다.

7-Segment는 한정된 일곱 발광 구간으로 문자를 표현하므로 일부 소문자는 일반적인 글꼴과 모양이 다를 수 있다. 각 case 분기의 패턴과 Splitter 배선 순서를 동일하게 유지해야 의도한 문자가 나타난다. en 신호는 데이터 선택과 별개로 표시 전체를 제어한다.

6. 문자 선택 및 출력 패턴

data	문자	display (abcdefgdp)
0000	a	11101110
0001	b	00111110
0010	c	00011010
0011	d	01111010
0100	f	10001110
0101	g	11110110

부록. 제공된 코드 캡처

```vhdl
library ieee;
use ieee.std_logic_1164.all;

entity problem3 is
    port(
        en : in std_logic;
        data : in std_logic_vector(3 downto 0);
        display : out std_logic_vector(7 downto 0)
    );
end entity problem3;

architecture bhv of problem3 is
begin
    process(en, data)
    begin
        if en = '0' then
            display <= "00000000";
        else
            case data is
                when "0000" => display <= "11101110"; -- a
                when "0001" => display <= "00111110"; -- b
                when "0010" => display <= "00011010"; -- c
                when "0011" => display <= "01111010"; -- d
                when "0100" => display <= "10001110"; -- f
                when "0101" => display <= "11110110"; -- g
                when others => display <= "00000000";
            end case;
        end if;
    end process;
end architecture bhv;
```

첨부 문서의 7-Segment VHDL 소스 화면