4. 25인 투표 시스템 VHDL 실습 보고서

이름 : 정현우 | 학년 : 2학년 | 학번 : 2023004557 | 과목 : 디지털논리회로설계

1. VHDL code

```
library ieee;
use ieee.std_logic_1164.all;

entity problem4 is
    port(
        vt : in std_logic_vector(24 downto 0);
        result : out std_logic
    );
end entity problem4;

architecture bhv of problem4 is
begin
    process(vt)
        variable sum : integer range 0 to 25;
    begin
        sum := 0;
        for i in 0 to 24 loop
            if vt(i) = '1' then
                sum := sum + 1;
            end if;
        end loop;
        if sum >= 13 then
            result <= '1';
        else
            result <= '0';
        end if;
    end process;
end architecture bhv;
```

2. circuit




그림 1. 25인 투표 시스템 회로 구성 (제공된 실습 캡처)

3. simulation




그림 2. 25비트 투표 입력을 변경한 비교 화면

4. 관련 이론 및 고찰

투표자 25명 중 13명 이상이 1을 입력하면 과반수 찬성으로 결과를 1로 출력한다. 반복문으로 찬성표를 합산한 후 13 이상인지 검사한다. 이는 강의자료의 13인 투표 예제를 25인으로 확장한 설계이다.

첨부된 두 회로 사진에서 25비트 입력과 1비트 결과 출력을 확인할 수 있다. 찬성 12명일 때 0, 13명일 때 1인 경계 사례의 수치를 추가 검증하는 것이 좋다.

5. 코드 설명 및 실험 분석

vt(24 downto 0)는 25표를 담는 입력 벡터이다. process의 시작에서 변수 sum을 0으로 초기화하고, for 반복문으로 각 비트가 1인지 확인해 찬성표만 누적한다. 합산 이후 sum >= 13을 비교하여 과반수 판정값을 result에 할당한다.

전체 25표의 절반은 12.5표이므로 13표부터 과반수에 해당한다. 따라서 12표 찬성에서는 0, 13표 찬성에서는 1로 판정되는 경계가 설계의 핵심이다. 반복문을 모두 수행한 뒤 판정하므로 찬성표의 위치나 입력 순서에 관계없이 동일한 합계는 같은 결과가 된다.

6. 과반수 경계 조건

찬성 수	과반수 여부	result
0	아니오	0
12	아니오	0
13	예	1
25	예	1

부록. 제공된 코드 캡처

```vhdl
library ieee;
use ieee.std_logic_1164.all;

entity problem4 is
    port(
        vt : in std_logic_vector(24 downto 0);
        result : out std_logic
    );
end entity problem4;

architecture bhv of problem4 is
begin
    process(vt)
        variable sum : integer range 0 to 25;
    begin
        sum := 0;

        for i in 0 to 24 loop
            if vt(i) = '1' then
                sum := sum + 1;
            end if;
        end loop;

        if sum >= 13 then
            result <= '1';
        else
            result <= '0';
        end if;
    end process;
end architecture bhv;

```

첨부 문서의 25인 투표 VHDL 소스 화면