5. 13비트 1의 개수 계산 및 7-Segment VHDL 실습 보고서

이름 : 정현우 | 학년 : 2학년 | 학번 : 2023004557 | 과목 : 디지털논리회로설계

1. VHDL code

```
library ieee;
use ieee.std_logic_1164.all;

entity problem5 is
    port(
        vt : in std_logic_vector(12 downto 0);
        en : in std_logic;
        display : out std_logic_vector(7 downto 0)
    );
end entity problem5;

architecture bhv of problem5 is
begin
    process(vt, en)
        variable sum : integer range 0 to 13;
    begin
        sum := 0;
        for i in 0 to 12 loop
            if vt(i) = '1' then
                sum := sum + 1;
            end if;
        end loop;
        if en = '0' then
            display <= "00000000";
        else
            case sum is
                when 0 => display <= "11111100"; -- 0
                when 1 => display <= "01100000"; -- 1
                when 2 => display <= "11011010"; -- 2
                when 3 => display <= "11110010"; -- 3
                when 4 => display <= "01100110"; -- 4
                when 5 => display <= "10110110"; -- 5
                when 6 => display <= "10111110"; -- 6
                when 7 => display <= "11100000"; -- 7
                when 8 => display <= "11111110"; -- 8
                when 9 => display <= "11110110"; -- 9
                when 10 => display <= "11101110"; -- A
                when 11 => display <= "00111110"; -- b
                when 12 => display <= "10011100"; -- C
                when 13 => display <= "01111010"; -- d
                when others => display <= "00000000";
            end case;
        end if;
    end process;
end architecture bhv;
```

2. circuit




그림 1. 13비트 1의 개수 계산 및 7-Segment 회로 구성 (제공된 실습 캡처)

3. simulation




그림 2. 7-Segment 숫자 0 표시 화면




그림 3. 7-Segment 숫자 2 표시 화면




그림 4. 7-Segment 숫자 3 표시 화면




그림 5. 7-Segment A 표시 화면




그림 6. 7-Segment b 표시 화면

4. 관련 이론 및 고찰

13비트 vt에서 1의 개수를 합산한 뒤 0~9는 숫자로, 10~13은 A~D에 해당하는 7-Segment 패턴으로 출력한다. en=0일 때는 전체 소등한다. 문제 지시에는 10~15의 A~F가 언급되나 13비트 입력에서는 14개와 15개가 발생할 수 없다.

첨부된 화면에는 0, 2, 3과 A 및 b의 표시 예가 포함된다. count와 enable 조건에 따른 출력 패턴을 관찰할 수 있으며, 나머지 경우를 추가 테스트할 수 있다.

5. 코드 설명 및 실험 분석

vt(12 downto 0)의 각 비트를 반복문으로 조사하여 1의 개수를 sum에 저장한다. en = 0이면 모든 LED를 끄고, en = 1이면 case sum에 따라 숫자 0~9 또는 10~13에 해당하는 A, b, C, d 표시 패턴을 출력한다. 각 8비트 패턴의 최하위 비트는 소수점(dp)이다.

이 회로는 투표 시스템의 비트 수 집계 기능과 7-Segment 문자 변환 기능을 결합한 구조이다. 13비트 입력으로는 1의 개수가 최대 13이므로 14(E)와 15(F)는 실제 입력에서 발생하지 않는다. 0개일 때 숫자 0, 10개일 때 A, 13개일 때 d가 표시되는 방식으로 입력과 출력의 관계를 설명할 수 있다.

6. 카운트별 표시 규칙

1의 개수	표시	대표 패턴
0	0	11111100
9	9	11110110
10	A	11101110
11	b	00111110
12	C	10011100
13	d	01111010

부록. 제공된 코드 캡처

```vhdl
library ieee;
use ieee.std_logic_1164.all;

entity problem5 is
    port(
        vt : in std_logic_vector(12 downto 0);
        en : in std_logic;
        display : out std_logic_vector(7 downto 0)
    );
end entity problem5;

architecture bhv of problem5 is
begin
    process(vt, en)
        variable sum : integer range 0 to 13;
    begin
        sum := 0;

        for i in 0 to 12 loop
            if vt(i) = '1' then
                sum := sum + 1;
            end if;
        end loop;

        if en = '0' then
            display <= "00000000";
        else
            case sum is
                when 0  => display <= "11111100"; -- 0
                when 1  => display <= "01100000"; -- 1
                when 2  => display <= "11011010"; -- 2
                when 3  => display <= "11110010"; -- 3
                when 4  => display <= "01100110"; -- 4
                when 5  => display <= "10110110"; -- 5
                when 6  => display <= "10111110"; -- 6
```

첨부 문서의 13비트 카운트 VHDL 소스 화면