1. RS Latch VHDL 실습 보고서

이름 : 정현우 | 학년 : 2학년 | 학번 : 2023004557 | 과목 : 디지털논리회로설계

1. VHDL code

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity problem1 is
    Port (
        S     : in  STD_LOGIC;
        R     : in  STD_LOGIC;
        Q     : out STD_LOGIC;
        Q_bar : out STD_LOGIC
    );
end problem1;

architecture Behavioral of problem1 is
    signal q_reg  : STD_LOGIC := '0';
    signal qb_reg : STD_LOGIC := '1';
begin
    process(S, R)
    begin
        if (S = '1' and R = '0') then
            q_reg  <= '1';
            qb_reg <= '0';
        elsif (S = '0' and R = '1') then
            q_reg  <= '0';
            qb_reg <= '1';
        elsif (S = '1' and R = '1') then
            q_reg  <= '0';
            qb_reg <= '0';
        else
            null;
        end if;
    end process;

    Q     <= q_reg;
    Q_bar <= qb_reg;
end Behavioral;
```

2. circuit




그림 1. NOR 게이트로 구성한 RS Latch




그림 2. VHDL RS Latch 모듈

3. simulation

Logisim 게이트 레벨 회로의 입력 조건별 시뮬레이션 결과




그림 3. Set (S=1, R=0)




그림 4. Reset (S=0, R=1)




그림 5. Hold (S=0, R=0)




그림 6. Forbidden (S=1, R=1)

4. 관련 이론 및 고찰

RS Latch는 두 개의 NOR 게이트를 교차 연결한 순차논리회로로, 클록 없이 입력 신호에 따라 동작한다.
S=1, R=0에서는 Q=1인 Set 상태가 되고, S=0, R=1에서는 Q=0인 Reset 상태가 된다.
두 입력이 모두 0이면 피드백을 통해 이전 값을 유지한다. 두 입력이 모두 1인 경우에는
Q와 Qbar가 동시에 0이 되어 상보 관계가 성립하지 않으므로 금지 입력 조건으로 구분한다.

5. 코드 설명 및 실험 분석

entity problem1은 S, R의 두 입력과 Q, Q_bar의 두 출력을 선언한다. Behavioral 구조에서는
내부 신호 q_reg, qb_reg를 사용하여 RS Latch의 현재 상태를 표현하였다.
process문은 입력 조합에 따라 Set, Reset, Forbidden을 구분하며, S=R=0에서는
기존 상태를 유지하도록 작성하였다. 게이트 회로에서도 네 입력 조건의 출력을 확인하였다.

6. RS Latch 상태표

S	R	Q	Q_bar	동작
0	0	이전 Q	이전 Q_bar	Hold
1	0	1	0	Set
0	1	0	1	Reset
1	1	0	0	Forbidden

S=R=0에서는 직전 상태를 유지하며, S=R=1에서는 두 출력이 모두 0이 된다.

부록. VHDL 모듈 시뮬레이션




그림 7. Set: S=1, R=0




그림 8. Reset: S=0, R=1




그림 9. Hold: S=0, R=0




그림 10. Forbidden: S=1, R=1

VHDL 모듈에서도 입력 조건에 따른 Set, Reset, Hold 및 Forbidden 출력을 확인하였다.