1. RS Latch VHDL 실습 보고서

이름 : 정현우 | 학년 : 2학년 | 학번 : 2023004557 | 과목 : 디지털논리회로설계

1. VHDL code

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity rs_latch is
    port (
        R    : in  STD_LOGIC;
        S    : in  STD_LOGIC;
        Q    : out STD_LOGIC;
        Qbar : out STD_LOGIC
    );
end rs_latch;

architecture Behavioral of rs_latch is
    signal q_int    : STD_LOGIC := '0';
    signal qbar_int : STD_LOGIC := '1';
begin
    q_int    <= R nor qbar_int;
    qbar_int <= S nor q_int;
    Q    <= q_int;
    Qbar <= qbar_int;
end Behavioral;
```

본 코드는 Logisim에서 구성한 2개의 NOR 게이트와 교차 피드백을 VHDL로 표현한다. q_int와 qbar_int는 내부 상태를 저장하는 상호 의존 신호이고, Q 및 Qbar는 외부 출력이다. 초기값은 시뮬레이션의 출발 상태 설정에 사용되며 실제 하드웨어의 전원 투입 상태를 보장하지 않는다.

2. circuit




그림 1. Logisim Gate-Level 구현 - Reset (R=1, S=0, Q=0, Qbar=1)




그림 2. Logisim Gate-Level 구현 - Forbidden (R=1, S=1, Q=0, Qbar=0)

2. circuit (계속)




그림 3. Logisim Gate-Level 구현 - Set (R=0, S=1, Q=1, Qbar=0)




그림 4. Logisim Gate-Level 구현 - Hold (R=0, S=0, Q=1 유지, Qbar=0)

회로는 미리 만들어진 래치/플립플롭 부품 없이 NOR 게이트 2개를 직접 교차 연결하였다. 위쪽 NOR의 입력은 R과 Qbar, 아래쪽 NOR의 입력은 S와 Q이다. 각 입력 조건을 변경하여 이전 출력의 유지와 Set/Reset 동작을 확인하였다.

3. simulation




그림 5. GHDL 시뮬레이션 결과를 WaveTrace로 표시한 R, S, Q, Qbar 파형 (0~120 ns)

테스트벤치에서 20 ns 간격으로 Reset → Hold → Set → Hold → Forbidden → Reset 순서의 입력을 인가하였다. 20~40 ns와 60~80 ns에서는 동일한 R=S=0 입력에 대해 직전 Q 상태가 유지되어 래치의 저장 기능이 확인된다.

3. simulation (합성 결과)




그림 6. GHDL 합성 DOT 출력과 Graphviz로 생성한 RTL 넷리스트 구조도

GHDL의 합성 결과에는 $nor 연산 노드 2개와 상호 피드백 연결이 나타난다. 이는 Logisim에서 직접 구성한 RS Latch의 논리 구조와 일치한다. 해당 그림은 RTL 넷리스트의 시각화이며 FPGA에 배치된 최종 게이트 레이아웃은 아니다.

4. 관련 이론 및 고찰

RS Latch는 순차논리회로의 기본 저장 소자로, 두 NOR 게이트의 출력이 서로 상대방의 입력으로 되돌아가면서 한 비트의 상태를 유지한다. R=1, S=0에서는 Reset(Q=0), R=0, S=1에서는 Set(Q=1), R=S=0에서는 Hold(이전 Q 유지)가 된다. R=S=1이면 Q와 Qbar가 모두 0이 되어 정상적인 상보 관계가 깨지는 금지 상태가 된다. 이 상태에서 두 입력을 동시에 0으로 해제하면 최종 상태가 불확정적일 수 있다.

5. 코드 설명 및 실험 분석

q_int <= R nor qbar_int는 위쪽 NOR 연산이고, qbar_int <= S nor q_int는 아래쪽 NOR 연산이다. 각 출력이 반대편 연산의 입력으로 되돌아가 기억 기능을 만든다. 시뮬레이션의 Reset(0~20 ns)에서는 Q=0, Hold(20~40 ns)에서도 Q=0, Set(40~60 ns)에서 Q=1, Hold(60~80 ns)에서는 Q=1이 유지되었다. Forbidden(80~100 ns)에서는 Q=Qbar=0이고 이후 Reset(100~120 ns)으로 복귀하였다.

6. 입력 조건별 동작 검증

구간 (ns)	R	S	Q	Qbar	동작
0~20	1	0	0	1	Reset
20~40	0	0	0	1	Hold
40~60	0	1	1	0	Set
60~80	0	0	1	0	Hold
80~100	1	1	0	0	Forbidden
100~120	1	0	0	1	Reset

실험 결과: Gate-Level 회로와 VHDL 시뮬레이션에서 과제가 요구한 Set, Reset, Hold, Forbidden 조건이 확인되었다. GHDL 컴파일·합성 결과 및 WaveTrace 파형을 함께 제시하였다.

부록. 테스트벤치 시뮬레이션 조건

tb_rs_latch.vhd에서 R과 S를 20 ns 간격으로 변경하였으며 각 상태를 순서대로 검증하였다. 시뮬레이션 종료 시간은 120 ns이고, 검증 파형은 rs_latch.vcd에 저장하였다. 보고서의 그림 5가 해당 결과다.