5. D Flip-Flop with Asynchronous Set and Clear VHDL 실습 보고서

이름 : 정현우 | 학년 : 2학년 | 학번 : 2023004557 | 과목 : 디지털논리회로설계

1. VHDL code

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity problem5 is
    Port (clk  : in STD_LOGIC;
          set  : in STD_LOGIC;
          clr  : in STD_LOGIC;
          D    : in STD_LOGIC;
          Q    : out STD_LOGIC;
          Qbar : out STD_LOGIC);
end problem5;

architecture Behavioral of problem5 is
    signal q_internal : STD_LOGIC;
begin
    process(clk, set, clr)
    begin
        if clr = '1' then
            q_internal <= '0';
        elsif set = '1' then
            q_internal <= '1';
        elsif rising_edge(clk) then
            q_internal <= D;
        end if;
    end process;
    Q <= q_internal;
    Qbar <= not q_internal;
end Behavioral;
```

2. circuit




그림 1. 비동기 Set/Clear D Flip-Flop 게이트 회로




그림 2. VHDL problem5 모듈

Logisim에서 구성한 게이트 수준 회로와 VHDL 모듈을 각각 확인하였다.

3. simulation

Logisim 게이트 레벨 회로 시뮬레이션




그림 3. CLR=1에서 Q=0, Qbar=1




그림 4. SET=1에서 Q=1, Qbar=0




그림 5. CLR=0 입력 상태




그림 6. CLK 입력 상태 확인




그림 7. D 입력 상태 확인




그림 8. CLK 변화 상태 확인

4. 관련 이론 및 고찰

D Flip-Flop은 클록 상승 에지에서 입력 D를 저장하는 순차논리회로이다.
비동기 Set과 Clear는 클록의 변화와 관계없이 저장 상태를 변경할 수 있다.
Clear가 1이면 Q=0, Clear가 0이고 Set이 1이면 Q=1이 된다.
Set과 Clear가 모두 1이면 Clear를 우선 적용하여 Q=0으로 정한다.
두 신호가 0이면 상승 에지에서 D를 저장하고, 그 밖에는 이전 상태를 유지한다.

5. 코드 설명 및 실험 분석

entity problem5는 clk, set, clr, D를 입력으로, Q와 Qbar를 출력으로 선언한다.
process(clk, set, clr)는 비동기 제어 입력과 클록을 감지하도록 구성하였다.
if clr = 1 조건을 가장 먼저 판별하므로 Clear가 Set보다 우선한다.
그 외에는 rising_edge(clk)에서 q_internal에 D를 저장한다.
Qbar에는 q_internal의 반전값을 연결하여 상보 출력을 구성하였다.

6. D Flip-Flop 상태표

CLR	SET	클록	D	다음 Q	동작
1	X	X	X	0	Asynchronous Clear
0	1	X	X	1	Asynchronous Set
1	1	X	X	0	Clear 우선
0	0	↑	0	0	D=0 저장
0	0	↑	1	1	D=1 저장
0	0	에지 없음	X	이전 Q	Hold

X는 무관 조건이며, ↑는 클록의 상승 에지를 의미한다.

부록. VHDL 모듈 시뮬레이션

아래 자료는 pro5.pdf의 VHDL 모듈 출력 캡처를 그대로 사용하였다.
시점별 정적 캡처이므로 상승 에지 타이밍 전체는 파형 자료로 별도 검증이 필요하다.

부록. VHDL 모듈 시뮬레이션




그림 9. Clear: clr=1, Q=0




그림 10. Set: set=1, Q=1




그림 11. 제어 입력 해제: Q=1 유지




그림 12. 제어 입력 해제: Q=0 유지

부록. Clear 우선순위 확인




그림 13. clr=1, set=1인 경우 Q=0, Qbar=1

동시에 활성화된 Set/Clear 중 Clear를 우선 적용하는 결과가 나타난다.

※ 원본에 독립 합성 회로도와 시간 파형은 포함되어 있지 않다.