4. JK Flip-Flop VHDL 실습 보고서

이름 : 정현우 | 학년 : 2학년 | 학번 : 2023004557 | 과목 : 디지털논리회로설계

1. VHDL code

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity problem4 is
    Port (
        J     : in  STD_LOGIC;
        K     : in  STD_LOGIC;
        clk   : in  STD_LOGIC;
        Q     : out STD_LOGIC;
        Q_bar : out STD_LOGIC
    );
end problem4;

architecture Behavioral of problem4 is
    signal q_reg : STD_LOGIC := '0';
begin
    process(clk)
    begin
        if rising_edge(clk) then
            if J = '0' and K = '0' then
                null;
            elsif J = '0' and K = '1' then
                q_reg <= '0';
            elsif J = '1' and K = '0' then
                q_reg <= '1';
            else
                q_reg <= not q_reg;
            end if;
        end if;
    end process;
    Q <= q_reg;
    Q_bar <= not q_reg;
end Behavioral;
```

2. circuit




그림 1. NAND 게이트 및 피드백 JK Flip-Flop 회로




그림 2. VHDL problem4 모듈

3. simulation




그림 3. CLK=0에서 출력 상태




그림 4. CLK=1에서 출력 상태




그림 5. 클록 변화에 따른 출력




그림 6. Q=0, Q_bar=1




그림 7. Q=1, Q_bar=0




그림 8. 출력 상태 유지 확인

4. 관련 이론 및 고찰

JK Flip-Flop은 J, K 입력과 클록에 따라 한 비트의 데이터를 저장하는 순차논리회로이다.

J=K=0에서는 상태를 유지하며, J=1·K=0은 Set, J=0·K=1은 Reset으로 동작한다.

J=K=1에서는 상승 에지가 발생할 때마다 출력값이 반전되는 Toggle 동작을 수행한다.

NAND 게이트의 피드백과 클록 반전 경로를 이용하여 Master-Slave 구조를 구현하였다.

5. 코드 설명 및 실험 분석

entity problem4는 J, K, clk를 입력으로, Q와 Q_bar를 출력으로 선언한다. 내부 신호 q_reg는
플립플롭에 저장된 값을 나타내며, rising_edge(clk) 조건에서만 다음 상태를 결정한다.
J와 K의 조합에 따라 유지, 0 저장, 1 저장 또는 반전 동작을 실행하고, Q_bar에는
Q의 반전값을 연결하였다. 입력이 변경되더라도 상승 에지가 없으면 저장 상태는 유지된다.

6. JK Flip-Flop 상태표

J	K	클록	다음 Q	동작
0	0	↑	이전 Q	Hold
0	1	↑	0	Reset
1	0	↑	1	Set
1	1	↑	이전 Q 반전	Toggle

출력은 CLK의 상승 에지에서만 바뀌며, 그 외의 구간에서는 직전 상태를 유지한다.

부록. VHDL 모듈 시뮬레이션




그림 9. Set : J=1, K=0, Q=1




그림 10. Hold : J=0, K=0, Q=1




그림 11. Reset : J=0, K=1, Q=0




그림 12. Toggle : J=1, K=1, Q=1

부록. Toggle 동작 추가 확인




그림 13. J=1, K=1에서 Q=1, Q_bar=0




그림 14. 다음 상승 에지에서 Q=0, Q_bar=1

Toggle 조건에서 클록 상승 에지를 반복하면 저장된 출력값이 1과 0 사이에서 교대로 바뀐다.

두 회로 모두 Hold, Set, Reset 및 Toggle의 네 동작을 확인하는 데 사용하였다.

게이트 레벨 회로와 VHDL 모듈의 동작 원리가 동일함을 상태표로 정리하였다.