3. D Flip-Flop VHDL 실습 보고서

이름 : 정현우 | 학년 : 2학년 | 학번 : 2023004557 | 과목 : 디지털논리회로설계

1. VHDL code

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity problem3 is
    Port (
        D     : in  STD_LOGIC;
        clk   : in  STD_LOGIC;
        Q     : out STD_LOGIC;
        Q_bar : out STD_LOGIC
    );
end problem3;

architecture Behavioral of problem3 is
    signal q_reg : STD_LOGIC := '0';
begin
    process(clk)
    begin
        if rising_edge(clk) then
            q_reg <= D;
        end if;
    end process;

    Q     <= q_reg;
    Q_bar <= not q_reg;
end Behavioral;
```

2. circuit




그림 1. NAND 게이트로 구성한 Master-Slave D Flip-Flop




그림 2. VHDL problem3 모듈

3. simulation




그림 3. D=0, CLK=0, Q=0




그림 4. D=1, CLK=1, Q=0




그림 5. D=0, CLK=0, Q=1




그림 6. CLK=0에서 출력 유지

4. 관련 이론 및 고찰

D Flip-Flop은 클록의 상승 에지에서 입력 D를 저장하고, 다음 상승 에지가 발생할 때까지 출력 Q를 유지하는 순차논리회로이다. 출력 Q_bar는 Q의 반대 논리값으로 나타낸다.

게이트 회로는 두 개의 D Latch를 연결한 Master-Slave 구조로 구성하였다.

Master는 CLK=0에서 입력을 받아들이고 Slave는 CLK=1에서 그 값을 출력으로 전달한다.

따라서 D가 바뀌더라도 상승 에지가 발생하지 않으면 출력은 기존 상태를 유지한다.

5. 코드 설명 및 실험 분석

entity problem3은 데이터 입력 D와 클록 clk, 출력 Q 및 Q_bar를 선언한다.
내부 신호 q_reg는 저장된 상태를 나타내며, process(clk)에서 rising_edge(clk)가
참인 경우에만 q_reg에 D 값을 저장한다. Q에는 q_reg를, Q_bar에는 반전값을 출력한다.
이를 통해 입력 변화와 출력 변화를 구분하고 상승 에지에서의 상태 갱신을 확인하였다.

6. D Flip-Flop 상태표

D	CLK 조건	다음 Q	다음 Q_bar	동작
0	상승 에지 (↑)	0	1	0 저장
1	상승 에지 (↑)	1	0	1 저장
0 또는 1	에지 없음	이전 Q	이전 Q_bar	Hold
0 또는 1	하강 에지 (↓)	이전 Q	이전 Q_bar	Hold

CLK의 상승 에지가 아닌 구간에서는 D 입력이 바뀌어도 출력 Q가 유지된다.

부록. VHDL 모듈 시뮬레이션




그림 7. D=1, CLK=1, Q=0




그림 8. D=0, CLK=1, Q=0




그림 9. D=0, CLK=1, Q=1




그림 10. D=1, CLK=1, Q=1

부록. 클록 변화에 따른 상태 유지




그림 11. D=1, CLK=0에서 Q=0, Q_bar=1

실험 결과 정리

게이트 레벨 회로에서는 D와 CLK 값을 변경하면서 출력 Q의 유지 및 변화 상태를 관찰하였다. 두 D Latch의 제어 신호를 서로 반대로 연결하여 Master-Slave 구조를 구성하였고, VHDL 모듈에는 rising_edge(clk)를 사용해 동일한 저장 동작을 기술하였다. 시뮬레이션에서 D=1, CLK=0인 상태에서도 Q=0이 유지되는 장면을 확인하였으며, 이 결과는 입력값이 즉시 출력으로 전달되지 않는 Flip-Flop의 특성을 보여준다.