4. JK Flip-Flop VHDL 실습 보고서

이름 : 정현우 | 학년 : 2학년 | 학번 : 2023004557 | 과목 : 디지털논리회로설계

1. VHDL code

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity problem4 is
    Port (J    : in  STD_LOGIC;
          K    : in  STD_LOGIC;
          clk  : in  STD_LOGIC;
          Q    : out STD_LOGIC;
          Qbar : out STD_LOGIC);
end problem4;

architecture Behavioral of problem4 is
    signal q_internal : STD_LOGIC := '0';
begin
    process(clk)
    begin
        if rising_edge(clk) then
            if J = '0' and K = '0' then
                q_internal <= q_internal;
            elsif J = '0' and K = '1' then
                q_internal <= '0';
            elsif J = '1' and K = '0' then
                q_internal <= '1';
            elsif J = '1' and K = '1' then
                q_internal <= not q_internal;
            end if;
        end if;
    end process;
    Q <= q_internal;
    Qbar <= not q_internal;
end Behavioral;
```

2. circuit




그림 1. JK Flip-Flop NAND 게이트 회로




그림 2. VHDL problem4 모듈

3. simulation

Logisim 게이트 레벨 회로 시뮬레이션




그림 3. 게이트 회로: K 입력 0 상태




그림 4. 게이트 회로: K 입력 1 상태




그림 5. 게이트 회로: CLK 입력 상태




그림 6. 게이트 회로: CLK 변화 상태




그림 7. 게이트 회로: K 입력 변화 상태

정적 회로 캡처는 각 입력 상태를 나타내며, 정확한 에지 동작은 순차 시험이 필요하다.

4. 관련 이론 및 고찰

JK Flip-Flop은 클록의 상승 에지에서 J와 K 입력에 따라 다음 출력 상태가 결정되는 순차논리회로이다.

J=0, K=0이면 이전 상태를 유지(Hold)하고, J=1, K=0이면 Q=1로 설정(Set)한다.

J=0, K=1이면 Q=0으로 초기화(Reset)하며, J=1, K=1이면 이전 Q를 반전(Toggle)한다.

Qbar는 Q의 상보 출력이며, 입력 변화만으로 상태를 변경하지 않고 클록 상승 에지에 반응한다.

5. 코드 설명 및 실험 분석

entity problem4는 J, K, clk를 입력으로 받고 Q, Qbar를 출력으로 선언한다.

process(clk) 내부의 rising_edge(clk)는 상승 에지에서만 상태를 갱신한다.

J, K 조합별 조건문이 Hold, Reset, Set, Toggle의 네 동작을 정의한다.

q_internal 신호의 초기값은 0으로 설정하였고, Qbar에는 반전값을 연결하였다.

첨부 캡처에서 VHDL 모듈은 Set(Q=1), Reset(Q=0), Hold(Q=0)와 Toggle 양 상태를 보여준다.

단, 시점별 정지 화면만으로 상승 에지의 정확한 시점을 입증할 수는 없다.

6. JK Flip-Flop 상태표

J	K	클록	이전 Q	다음 Q	동작
0	0	↑	0 또는 1	이전 Q	Hold
0	1	↑	X	0	Reset
1	0	↑	X	1	Set
1	1	↑	0	1	Toggle
1	1	↑	1	0	Toggle

X는 무관 조건이며, ↑는 클록의 상승 에지를 의미한다.

※ 합성 도구에서 별도로 추출한 회로도 및 시간 파형 자료는 첨부 파일에 포함되지 않았다.

부록. VHDL 모듈 시뮬레이션

pro4(2).pdf에 첨부된 시뮬레이션 캡처를 사용하였다.




그림 9. Toggle: J=1, K=1, Q=0




그림 10. Toggle: J=1, K=1, Q=1




그림 11. Reset: J=0, K=1, Q=0




그림 12. Set: J=1, K=0, Q=1




그림 13. Hold: J=0, K=0, Q=0

시뮬레이션 화면에서는 Q와 Qbar가 서로 반대 값으로 출력되는 상태를 확인할 수 있다.

클록 상승 에지에서만 상태가 변경되는지는 연속 파형 또는 단계별 입력 기록으로 추가 확인한다.