2. D Latch VHDL 실습 보고서

이름 : 정현우 | 학년 : 2학년 | 학번 : 2023004557 | 과목 : 디지털논리회로설계

1. VHDL code

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity problem2 is
    Port (
        D     : in  STD_LOGIC;
        en    : in  STD_LOGIC;
        Q     : out STD_LOGIC;
        Q_bar : out STD_LOGIC
    );
end problem2;

architecture Behavioral of problem2 is
    signal q_reg : STD_LOGIC := '0';
begin
    process(D, en)
    begin
        if en = '1' then
            q_reg <= D;
        end if;
    end process;

    Q     <= q_reg;
    Q_bar <= not q_reg;
end Behavioral;
```

2. circuit




그림 1. NAND 게이트로 구성한 D Latch




그림 2. VHDL D Latch 모듈

3. simulation

Logisim 게이트 레벨 회로의 입력 조건별 시뮬레이션 결과




그림 3. en=1, D=0 : Q=0




그림 4. en=1, D=1 : Q=1




그림 5. en=0, D=0 : Hold




그림 6. en=0, D=1 : Hold

4. 관련 이론 및 고찰

D Latch는 데이터 입력 D와 Enable 입력 en에 따라 출력 상태가 정해지는 순차논리회로이다.
en=1이면 입력 D가 Q에 전달되고, en=0이면 입력 D가 변경되어도 이전 출력이 유지된다.
Logisim에서는 NAND 게이트의 교차 피드백으로 상태 저장 기능을 구현하였으며,
D의 반전 신호를 이용하여 서로 반대되는 입력 조건을 형성하였다.

5. 코드 설명 및 실험 분석

entity problem2는 D, en을 입력으로 받고 Q, Q_bar를 출력으로 선언한다. architecture에서는
내부 신호 q_reg를 사용하여 저장된 상태를 표현하였다. process(D, en) 안에서 en=1이면
q_reg에 D를 대입하며, en=0이면 대입하지 않아 기존 값을 유지한다.
Q_bar는 q_reg의 반전값으로 지정하였다. 따라서 출력은 서로 상보적인 관계를 가진다.

6. D Latch 상태표

en	D	Q	Q_bar	동작
0	0	이전 Q	이전 Q_bar	Hold
0	1	이전 Q	이전 Q_bar	Hold
1	0	0	1	Reset
1	1	1	0	Set

en=1에서는 Q가 D를 따라 변하고, en=0에서는 D의 변화와 관계없이 직전 상태를 유지한다.

부록. VHDL 모듈 시뮬레이션




그림 7. en=1, D=0 : Q=0




그림 8. en=1, D=1 : Q=1




그림 9. en=0, D=0 : Hold




그림 10. en=0, D=1 : Hold

VHDL 모듈에서도 Enable 조건에 따른 데이터 전달 및 상태 유지 동작을 확인하였다.