製品仕様書(案) SPECIFICATIONS

MM3783A01VBH

決裁
APPROVED BY
検認
CHECKED BY

担当
Apr-24-2014
矢野
ISSUED BY
制定/ISSUED ON

1. 機能 FUNCTION

> 1-1. 特長 FEATURES

- リチウムイオン電池 温度検出機能付 3直保護 Li-ion Battery protection IC with a temperature detection function For 3 cell
- · 過充電、過放電、過電流検出回路内蔵 Overcharge detection voltage circuit included

2. パッケージ PACKAGE • TSOP-16B

3. 梱包 PACKING ・テーピング Taping

3-1. 梱包仕様 PACKING SPECIFICATIONS ・#59 — B収納 B Housing


輸出規制品				開発区分 / DE	VELOPMENT C	LASS		2
/EXPORT CONTROL No			得意先コード/	USER CODE				
LAFORT CONTROL				機種コード / M	IODEL CODE			
			1	記号	部門コード	タイプコード / TYPE CODE	Š	91
RoHS	対応済み	(Compliance)	G	SYMBOL	DIVISION CODE			
			<u> </u>				٨	
ハロゲン/HALOGEN	ハロゲ	ンフリー/Halogen-f	ree	R	59		\angle	7

来歴 HISTORY

		一本百九京	+0 11
日付 DATE	HISTORY	変更内容 CHANGED CONTENT	担当 CHARGE
	DDAFT &	新規作成。	
2014/1/13	DRAFT. 0	New making	矢野
2014/4/2	DRAFT.	▼P1 機種名。 MM3783A01VBE→MM3783A01VBH ▼P3, P4 端子修正 -6PIN CCOC⇒CDOC -7PIN CDOC⇒CCOC ▼P6 誤記修正 -DCHG端子重複 -CS、VSS CS追加 ▼P7 仕様値変更 -消費電流2 …TBD削除 -消費電流3 …TBD削除 -消費電流3 …調記、0.250V⇒0.150V -過放電ヒステリシス …誤記、0.150V⇒0.250V ▼P8 仕様値変更 -V・端子プルダウン抵抗 …非記、0.150V⇒0.250V ▼P8 仕様値変更 -V・端子プルダウン抵抗 …±25%⇒±30% ・・1BD削除 ・・・1BD削除 ・・・・1BD削除 ・・・・1BD削除 ・・・・でTHの条件追加 ・・でTHの条件追加 ・・でTHの条件追加 ・・でTHの条件追加 ・・でTHの条件追加 ・・でTHの条件追加 ・・でTBD削除 ・・・でTHの条件追加 ・・でTBD削除 ・・・でTHの条件追加 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	大野

来歴 HISTORY

□ 日付 □ UTCTORY □変更内容 □ 担当	<u>当</u>
DATE HISTORY CHANGED CONTENT CHAR ▼P5 端子説明誤記修正	≀GE
▼P8-P9 仕様値/測定条件変更 ・消費電流3(VDD) 測定条件追加 ・充電過電流検出運延時間100ms⇒470ms ・充電過電流検出運延時間100ms⇒47ms ・V・端子関値電圧3追加 ▼P10 誤記修正 ・温度保護検出温度1~3 検出温度⇒復帰温度 ▼P12-P17 測定方法誤記修正 ▼P18 測定回路3修正 ・V・端子に電源追加 ・SW1追加 ▼P19-P25 動作説明修正 ・11-1 過充電(7番目) ・11-1 過充電(7番目) ・11-2 過放電(3番目) ・11-2 過放電(3番目) ・11-2 過放電(3番目) ・11-2 過放電(3番目) ・11-5 流電過電流(3番目) ・11-5 充電過電流(3番目) ・11-5 元電過電流(3番目) ・11-5 元間(3番目) ・11-5 元間(3単記) ・11-5 元間(3単記) ・11-5 元間(3単記) ・11-5 元間(3単記) ・11-5 元間	



6. 端子説明 TERMINAL EXPLANATIONS



	端子No.	端子名	入出力	説明
	PIN No.	PIN NAME	INPUT / OUTPUT	PIN DESCRIPTION
	1	OV	OUTPUT	充電制御出力端子。CMOS出力。 Charge control output pin. Output type is CMOS. •通常時(Normal mode) : "High" •充電禁止時(Charge prohibited mode) : "Low"
	2	V-	INPUT	充電器・負荷のマイナス電位入力端子。 充電器・負荷の接続状態を検出します。
			1111 01	Negative voltage of charger and load input pin. Detected charger connection and load connection. 放電制御出力端子。CMOS出力。
	3	DCHG	OUTPUT	Discharge control output pin. Output type is CMOS. •通常時(Normal mode) : "High" •放電禁止時(Discharge prohibited mode) : "Low"
	4	COV	INPUT	過充電検出及び復帰の遅延時間設定端子です。COV端子-VSS端子間にコンデンサを接続する事により遅延時間を設定することができます。 This pin is delay time setting of overcharge detection and overcharge release. If a capacitor is connected between COV pin and VSS pin , overcharge detection delay time setting becomes possible.
	5	CUV	INPUT	過放電検出及び復帰の遅延時間設定端子です。CUV端子-VSS端子間にコンデンサを接続する事により遅延時間を設定することができます。 This pin is delay time setting of overdischarge detection and
				overdischarge release. If a capacitor is connected between CUV pin and VSS pin, overdischarge detection delay time setting becomes possible. 放電過電流検出及び復帰の遅延時間設定端子です。CDOC端子-VSS端子間
<u></u>	6	CDOC	INPUT	にコンデンサを接続する事により遅延時間を設定することができます。 This pin is delay time setting of discharging overcurrent detection and discharging overcurrent release. If a capacitor is connected between CDOC pin and VSS pin , discharging overcurrent delay time setting becomes possible.
<u></u>	7	CCOC	INPUT	充電過電流検出及び復帰の遅延時間設定端子です。CCOC端子-VSS端子間にコンデンサを接続する事により遅延時間を設定することができます。 This pin is delay time setting of charging overcurrent detection and charging overcurrent release. If a capacitor is connected between CCOC pin and VSS pin , charging overcurrent delay time setting becomes possible.
温度検出及び復帰の遅延時間設定端子です。 ンサを接続する事により遅延時間を設定するこ 8 CTH INPUT This pin is delay time setting of temperature release. If a capacitor is connected between			温度検出及び復帰の遅延時間設定端子です。CTH端子-VSS端子間にコンデンサを接続する事により遅延時間を設定することができます。 This pin is delay time setting of temperature detection and temperature release. If a capacitor is connected between CTH pin and VSS pin , temperature delay time setting becomes possible.	
	9	CS	INPUT	過電流検出端子です。CS端子-VSS_CS端子間に接続した抵抗で過電流を検出します。放電過電流を検出すると、DCHG端子から"L"レベルを出力し、充電過電流を検出すると、OV端子から"L"レベルを出力し、大電流が流れることを防ぎます。 Input of overcurrent detection. Detected overcurrent by sense resistor
	y	CJ	1141 01	between CS pin and VSS_CS pin. Detection of an discharging overcurrent will output a Low level from a DCHG pin. Detection of a charging overcurrent will output a Low level from OV pin. It protects from high current by these control.
	10	TH	INPUT	温度検出端子。 Temperature detection pin.

端子No.	端子名	入出力	説明
PIN No.	PIN NAME	INPUT / OUTPUT	PIN DESCRIPTION
11	REG	OUTPUT	サーミスタ駆動用レギュレータ出力。
11	KLO	001101	The regulator output pin for a thermo sense resistor drive.
12	VSS_CS	INPUT	過電流検出回路の基準端子。
12	V 35_C3	1111 01	Common pin of overcurrent detection circuit.
			ICのグラウンド入力端子。V1セルのローサイド電圧の入力端子。
13	VSS	INPUT	The input pin of the negative voltage of V1 cell.
			The input pin of the ground of IC.
			V1セルのハイサイド電圧及びV2セルのローサイド電圧の入力端子。
14	V1	INPUT	The input pin of the positive voltage of V1 cell, and the negative voltage
			of V2 cell.
			V2セルのハイサイド電圧及びV3セルのローサイド電圧の入力端子。
15	V2	INPUT	The input pin of the positive voltage of V2 cell, and the negative voltage
			of V3 cell.
			ICの電源入力端子及びV3セルのハイサイド電圧入力端子。
16	VDD	INPUT	The input pin of the power supply of IC, and the positive voltage of V3
			cell.



7. 絶対最大定格

ABSOLUTE MAXIMUM RATINGS

(特記なき場合 Ta=25°C / Ta=25°C, unless otherwise specified)

項 目 PARAMETER	記号 SYMBOL	o y ru 25 o y amess otherw	単位 UNIT
保存温度 Storage temperature	T _{STG}	-55 ~ 125	°C
VDD端子印加電圧 VDD pin supply voltage	V_{VDDMAX}	V _{SS} -0.3 ~ V _{SS} +21.0	V
セル電圧入力端子間電圧 Voltage between the input terminals of voltage of battery	V_{cellMAX}	-0.3 ~ 10	V
OV端子•V-端子 OV pin • V- pin supply voltage	V _{OVMAX} V- _{MAX}	V_{DD} -30 ~ V_{DD} +0.3	V
DCHG端子·CS端子·VSS_CS端子印加電圧 DCHG pin·CS pin·VSS_CS pin supply voltage	V _{DCHGMAX} V _{CSMAX} V _{VSS_CSMAX}	V _{SS} -0.3 ~ V _{DD} +0.3	V
REG端子·TH端子印加電圧 REG pin·TH pin supply voltage	$oldsymbol{V}_{REG_MAX} \ oldsymbol{V}_{TH_MAX}$	V_{SS} -0.3 ~ V_{DD} +0.3	V
COV端子·CUV端子印加電圧 COV pin ·CUV pin supply voltage	V _{COV_MAX} V _{CUV_MAX}	$V_{SS}-0.3 \sim V_{DD}+0.3$	V
CCOC端子·CDOC端子·CTH端子印加電圧 CCOC pin·CDOC pin·CTH pin supply voltage	V _{CCOC_MAX} V _{CDOC_MAX} V _{CTH_MAX}	$V_{SS} = 0.3 \sim V_{DD} + 0.3$	V
許容損失 Power dissipation	Pd	320	mW

8. 推奨動作範囲

RECOMMENDED OPERATING CONDITIONS

RECOMMENDED OF EIGHTING CONDITIONS							
項 目	記号	定格	単位				
PARAMETER	SYMBOL	RATING	UNIT				
動作温度 Operating Temperature	T _{OPR}	-30 ~ 80	လ				
電源電圧 Supply Voltage	V _{OPR}	$V_{SS}+3.5 \sim V_{SS}+18.0$	V				

9. 電気的特性 **ELECTRICAL CHARACTERISTICS**

	_(特記無き場合 / unless otherwise specified, Ta=+25℃)								
	項目	記号	測定条件	最小	標準	最大	単位	*1	
	PARAMETER	SYMBOL	TEST CONDITIONS	MIN	TYP	MAX	UNIT	1	
Λ	消費電流1(VDD端子)	I_{DD1}	VCELL=4.3V	_	20.0	30.0	uA	1	
<u>/1</u>	Current consumption1(VDD)	-DD1	RNTC=RTH=100K Ω	_	20.0	30.0	uA		
$\sqrt{1}$	消費電流2(VDD端子)	I_{DD2}	VCELL=3.5V	_	18.0	23.0	uA	1	
	Current consumption2(VDD)	- DD2	RNTC=RTH=100K Ω		10.0	23.0	uл		
\wedge	消費電流3(VDD端子)	_	VCELL=2.0V						
2	Current consumption3(VDD)	I_{DD3}	RNTC=RTH=100KΩ	-	1.5	3.0	uA	1	
	, ,		V-=VDD						
	V2端子入力電流	I_{V2}	VCELL=3.5V	-0.3	0.0	0.3	uA	1	
	V2 pin input current	٧Z							
	V1端子入力電流	I_{V1}	VCELL=3.5V	-0.3	0.0	0.3	uA	1	
	V1 pin input current	**	T 0 5 00-						
	過充電検出電圧	.,	Ta=0~+50°C	4.00=	4.050	4.075	.,	_	
	Overcharge detection voltage	V_{DET1n}	VCELLn=4.0V→4.3V	4.225	4.250	4.275	V	2	
	(n=1,2,3)		VCELL=4.0V						
	過充電復帰電圧	W	VCELLn=4.3V→4.0V	4.050	4 100	4.150	.,	2	
	Overcharge release voltage	V_{REL1n}	VCELL=4.0V	4.050	4.100	4.150	V	2	
^	(n=1,2,3) 過充電ヒステリシス電圧		V V						
/1\		W	V _{DET1n} -V _{REL1n}	0.120	0.150	0.100	V	2	
	Overcharge hysteresis voltage (n=1,2,3) *2	V_{HYS1n}		0.120	0.150	0.180	V	2	
	過充電検出遅延時間		COV=0.1uF						
	回兀电快山连延时间 Overcharge detection			0.50	1.00	1.50	505	2	
	delay time	t _{VDET1}	VCELL=4.0V→4.3V	0.50	1.00	1.50	sec	2	
	過充電復帰遅延時間		COV=0.1uF						
	Overcharge release delay time	t _{VREL1}	VCELL=4.3V→4.0V	50.0	100.0	150.0	msec	2	
	過放電検出電圧		VCELL=4.3V→4.0V VCELLn=3.5V→2.0V						
	回放电报日电压 Overdischarge detection voltage	V _{DET2n}	VCELLI=3.5V → 2.0V	2,670	2,750	2.830	v	2	
	(n=1,2,3)	▼ DET2n	VCLLL-3:3V	2.070	2.730	2.030	'	۷	
	過放電復帰電圧		VCELLn=2.0V→3.5V						
	Overdischarge release voltage	V_{REL2n}	VCELL=3.5V	2.900	3.000	3.100	V	2	
	(n=1,2,3)	RELZII	VCLLL-J.JV	2.500	5.000	3.100		_	
\wedge	過放電ヒステリシス電圧		$V_{REL2n} - V_{DET2n}$						
<u>/1</u> \	Overcharge release voltage	V_{HYS2n}	- KLLZII - DL1ZII	0.220	0.250	0.280	V	2	
	(n=1,2,3) *2	•1113211		0.220	0.250	0.200		-	
	過放電検出遅延時間		CUV=0.1uF						
	Overdischarge detection	t _{VDET2}	VCELL=3.5V→2.0V	0.50	1.00	1.50	sec	2	
	delay time	VDL12						-	
	過放電復帰遅延時間		CUV=0.1uF						
	Overdischarge release	t _{VREL2}	VCELLn=2.0V→3.5V	50.0	100.0	150.0	msec	2	
	delay time		VCELL=3.5V	-					

delay time 測定回路図の記号です。

This parameter is guaranteed by design.

The test circuit symbols. この項目は設計保証値です。 *2

(特記無き場合 / unless otherwise specified, Ta=+25°C)

ı	(特記無き場合 / unless otherwise specified, Ta=+25℃)								
	項目	記号	測定条件	最小	標準	最大	単位	*1	
	PARAMETER	SYMBOL		MIN	TYP	MAX	UNIT		
	放電過電流検出電圧1	.,	CS=0V→0.06V	0.000	0.040	0.050	.,	2	
	Discharging overcurrent	V _{DET3-1}		0.030	0.040	0.050	V	3	
	detection voltage1		00.01.0.11						
	放電過電流検出電圧2	.,	CS=0V→0.1V	0.054		2 225		_	
	Discharging overcurrent	V_{DET3-2}		0.064	0.080	0.096	V	3	
	detection voltage2		00.007.407						
	ショート検出電圧 Chart data trian waltons	V_{SHORT}	CS=0V→1V	0.11	0.16	0.21	V	3	
	Short detection voltage		V(CELL 2 E) (
	V-端子ショート検出電圧	V_{VMS}	VCELL=3.5V	VDD×0.2	VDD×0.3	VDD×0.4	V	3	
	V- pin Short detection voltage		V-=0V→VDD*0.5						
	V-端子閾値電圧 1	W	VCELL=3.5V	VDD×	VDD×	VDD×	.,	4	
	V- pin threshold voltage 1	V_{VM1}	CS=0.1V	0.04	0.05	0.06	V	4	
^	./ 144 →		V-=1.2V→0V						
/1\	V-端子プルダウン抵抗	R_{VMPD}	VCELL=3.5V	37.1	53.0	68.9	kΩ	4	
	V- pin pulldown resistance		V-=1.0V,CS=0.2V						
	放電過電流検出遅延時間1	+	CDOC=0.01uF	50.0	100.0	150.0	mess	3	
	Discharging overcurrent	t _{VDET3-1}	CS=0V→0.06V	50.0	100.0	150.0	msec	3	
	detection delay time1		CDOC=0.01uF						
	放電過電流検出検出時間2	+	CDOC=0.01ur CS=0V→0.1V	12.5	25.0	37.5		3	
	Discharging overcurrent	t _{VDET3-2}	CS=0V→0.1V	12.5	25.0	37.5	msec	3	
	detection delay time2 ショート検出遅延時間		CS=0V→1V						
	フョート検山连延時間 Short detection delay time	t_{SHORT}	CS=UV→IV	100	200	400	usec	3	
	•		CDOC 0.01.1						
$\sqrt{2}$	放電過電流復帰遅延時間 Disabassian	+	CDOC=0.01uF	50.0	100.0	150.0	meac	4	
/2\	Discharging overcurrent release	t _{VREL3}	CS=0.1V	50.0	100.0	150.0	msec	4	
	delay time 充電過電流検出電圧		V-=1.0V→0V						
	Charging overcurrent	V_{DET4}	CS=0V→-0.15V	-0.030	-0.020	-0.010	V	3	
	detection voltage	V DET4		-0.030	-0.020	-0.010	v	3	
	detection voltage		VCELL=3.5V						
	V-端子閾値電圧 2	V_{VM2}	CS=0V	0.150	0.200	0.250	V	4	
	V- pin threshold voltage 2	V VM2		0.130	0.200	0.230	·	7	
			V-=-1.0V→0.5V CCOC=0.047uF						
$\sqrt{2}$	Charging overcurrent	t _{VDET4}	CS=0V→-0.15V	235.0	470.0	705.0	msec	3	
<u> </u>	detection delay time	VDE14	0.134	233.0	170.0	, 03.0	111300	,	
	充電過電流復帰遅延時間 **		CCOC=0.047uF						
\wedge	Charging overcurrent	t _{VREL4}	CS=-0.15V	23.5	47.0	70.5	msec	4	
2	release delay time	~VKEL4	V-=-1.0V→0.5V	25.5	17.10	, 0.5	500	'	
	レギュレータ出力電圧	.,	I _{REG} =20uA						
	Regulator output voltage	V_{REG}	INLO	1.975	2.000	2.025	V	1	
	レギュレータ出力電圧	\	I _{REG} =20uA		0.00-	0.000			
	Regulator output voltage *2	V_{REG}	-30°C~80°C	1.950	2.000	2.050	V	1	
\wedge	負荷接続検出遅延時間1		VCELL=4.5V						
<u>/1\</u>	Load connecting detection delay	t _{LDET1}	V-=-1.0V→0.5V	_	-	0.02	sec	6	
	time 1 *2	LULII						-	
\land	V-端子プルアップ抵抗	_	VCELL=3.5V	256.5	F0C 0	656.0	1.0		
<u>/1</u> \	V- pin pullup resistance	R_{VMPU}	V-=0V,CS=-0.05V	350.0	500.0	650.0	kΩ	4	
١ , ١			VCELL=2.0V						
$\sqrt{2}$	V-端子閾値電圧 3	V_{VM3}	V-=0V→-0.5V	-0.250	-0.200	-0.150	٧	4	
/ 	V- pin threshold voltage 3	41:13							
	*1 測定回路図の記号です。			•					

^{*1} 測定回路図の記号です。

The test circuit symbols.

This parameter is guaranteed by design.

^{*2} この項目は設計保証値です。

(特記無き場合 / unless otherwise specified, Ta=+25°C)

	(特記無さ場合 / Uniess otherwise s	pecified, i	a-+23 C)					
	項目 PARAMETER	記号 SYMBOL	測定条件 TEST CONDITIONS	最小 MIN	標準 TYP	最大 MAX	単位 UNIT	*1
\wedge	温度保護検出電圧1	STINDOL	VCELL=3.5V				01111	
/ 1\	Temperature protection detection	V_{THD1}	TH=V _{REG} ×0.5	$V_{REG} \times$	$V_{REG} \times$	$V_{REG} \times$	V	2
	·	V IHD1		0.136	0.151	0.168	· •	_
	voltage 1 温度保護検出温度1		→V _{DEG} ×0.1					
		_		-13	-10	-7	°C	
	Temperature protection detection	T _{THD1}		-13	-10	-/		_
_	temperature 1 *2*3		VCELL 2 EV					
/1\	温度保護復帰電圧1	W	VCELL=3.5V	$V_{REG} \times$	$V_{REG} \times$	$V_{REG} \times$	V	2
	Temperature protection release	V_{THR1}	TH=V _{REG} ×0.1	0.212	0.233	0.255	V	2
_	voltage 1		→V _{PEC} ×0.5					
$\sqrt{2}$	温度保護復帰温度1	_		2	0	2	°C	
<u> </u>	Temperature protection release	T _{THR1}	_	-3	0	3	C	-
	temperature 1 *2*3							
1	温度保護検出電圧2		VCELL=3.5V	$V_{REG} \times$	$V_{REG} \times$	$V_{REG} \times$		_
	Temperature protection detection	V_{THD2}	$TH=V_{REG}\times 0.5$	0.719	0.736	0.751	V	2
	voltage 2		→V _{DEC} ×0.75	0., 1,	0.750	0., 01		
	温度保護検出温度2				_	_		
	Temperature protection detection	T _{THD2}	_	47	50	53	°C	-
	temperature 2 *2*3							
Λ	温度保護復帰電圧2		VCELL=3.5V	$V_{REG} \times$	$V_{REG} \times$	$V_{REG} \times$		
<u>/1</u>	Temperature protection release	V_{THR2}	$TH=V_{REG}\times 0.75$	0.631	0.653	0.673	V	2
	voltage 2		$\rightarrow V_{PEC} \times 0.5$	0.031	0.033	0.073		
\triangle	温度保護復帰温度2							
2	Temperature protection release	T_{THR2}	_	37	40	43	°C	-
	temperature 2 *2*3							
Δ	温度保護検出電圧3		VCELL=3.5V	V ×	V ×	V ×		
<u>/1</u> \	Temperature protection detection	V_{THD3}	$TH=V_{REG}\times 0.5$	V _{REG} ×	V _{REG} ×	V _{REG} ×	V	2
	voltage 3		$\rightarrow V_{\text{DEG}} \times 0.9$	0.843	0.852	0.859		
	温度保護検出温度3							
	Temperature protection detection	T_{THD3}	113	67	70	73	°C	-
	temperature 3 *2*3							
\wedge	温度保護復帰電圧3		VCELL=3.5V	V	M	V		
<u>/1</u> \	Temperature protection release	V_{THR3}	$TH=V_{REG}\times 0.9$	V _{REG} ×	V _{REG} ×	V _{REG} ×	V	2
	voltage 3		$\rightarrow V_{PEG} \times 0.5$	0.790	0.802	0.812		
\wedge	温度保護復帰温度3		ABEGOOD					
$\sqrt{2}$	Temperature protection release	T_{THR3}	_	57	60	63	°C	-
	temperature 3 *2*3	111113			-	_		
			CTH=0.1uF					
	温度保護検出遅延時間	١.	VCELL=3.5V	0.50	4.65			
	Temperature protection detection	t _{VDET5}	$TH=V_{REG}\times 0.5$	0.50	1.00	1.50	sec	2
	delay time		$\rightarrow V_{PEC} \times 0.75$					
			OTH=0.1uF					
	温度保護復帰遅延時間		VCELL=3.5V					
	Temperature protection release	t _{VREL5}	$TH=V_{REG}\times 0.9$	0.05	0.10	0.15	sec	2
	delay time							
\wedge			$\rightarrow V_{DEC} \times 0.5$ CTH=0.1uF					
/1\	負荷接続検出遅延時間2							
	Load connecting detection delay	t_{LDET2}	VCELL=3.5V	-	-	0.02	sec	6
	time 2 *2		$TH=V_{REG}\times 0.75$					
	 *1 測定回路図の記号です。	<u> </u>	V-=0V→0.3V					
	1 別に凹凹凹凹に方です。							

^{*1} 測定回路図の記号です。

The test circuit symbols.

This parameter is guaranteed by design.

^{*2} この項目は設計保証値です。

^{*3 「12.}応用回路例」に記載しているサーミスタ及び抵抗を使用した場合の仕様値です。 It is a specification value at the time of using the thermo sensitive register and resistance which have been indicated to 「12.TYPICAL APPLICATION CIRCUIT」

(特記無き場合 / unless otherwise specified, Ta=+25°C)

(符記無さ場合 / unless otherwise specified, Ta=+25 C/							
項目 PARAMETER	記号 SYMBOL	測定条件 TEST CONDITIONS	最小 MIN	標準 TYP	最大 MAX	単位 UNIT	*1
DCHG端子ソース電流 DCHG pin source current		VCELL=3.5V V _{DCHG} =[VDD]-0.5V	-	-	-20	uA	5
DCHG端子シンク電流 DCHG pin sink current	I _{DCHG_SI}	VCELL=2.0 V V _{DCHG} =[VSS]+0.5V	20	-	-	uA	5
OV端子ソース電流 OV pin source current	I _{OV_SO}	VCELL=3.5V V _{OV} =[VDD]-0.5V	-	-	-20	uA	5
OV端子シンク電流 OV pin sink current	I _{OV_SI}	VCELL=4.5V V _{OV} =[V-]+0.5V	20	-	-	uA	5

^{*1} 測定回路図の記号です。

This parameter is guaranteed by design.



The test circuit symbols.

^{*2} この項目は設計保証値です。

10-1. 測定方法

TEST METHOD

- 1. 消費電流、端子電流、レギュレータ出力電圧 (測定回路1)
 Current consumption, terminal current, and regulator output voltage (measuring circuit 1)
 - 1.1 消費電流1,2,3(VDD端子)、V2,V1端子入力電流、レギュレータ出力電圧 Current consumption 1, 2, 3 (VDD pin), V2, V1 pin input current.



VDD-V2,V2-V1,V1-VSS間電圧を4.3Vにし、過充電検出遅延時間経過後のVDD端子に流れる電流が消費電流1 (I_{DD1}) となります。VDD-V2,V2-V1,V1-VSS間電圧を3.5Vにした後のVDD端子に流れる電流が消費電流2 (I_{DD2}) 、V2,V1端子に流れる電流がV2,V1端子入力電流 (I_{V2},I_{V1}) 、REG端子の電圧値がレギュレータ出力電圧 (V_{REG}) となります。VDD-V2,V2-V1,V1-VSS間電圧を2.0V、V-端子電圧をVDDにし、過放電検出遅延時間経過後のVDD端子流れる電流が消費電流3 (I_{DD3}) となります。

Set the voltage between VDD-V2,V2-V1 and V1-VSS to 4.3V. The current consumption 1 (I_{DD1}) is the current which flows to VDD pin after overcharge detection delay time. Set the voltage between VDD-V2,V2-V1 and V1-VSS to 3.5V. After that, the current consumption 2 (I_{DD2}) is the current which flows to VDD pin, V2, V1 input current (I_{V2} , I_{V1}) are the current which flows to V2,V1 pin, and REG pin's voltage is Regulator output voltage (V_{REG}).

Set the voltage between VDD-V2,V2-V1 and V1-VSS to 2.0V. And set the voltage of V- pin to VDD. The current consumption 3 (I_{DD3}) is the current which flows to VDD pin after overdischarge detection delay time.

2. 過充電検出/復帰電圧、過放電検出/復帰電圧、温度保護検出/<mark>復帰電圧、</mark>過充電検出/復帰遅延時間、過放電検出/復帰遅延時間、温度保護検出/復帰遅延時間(測定回路2)



Overcharge detection/release voltage, overdischarge detection/release voltage, temperature protection detection/release voltage, overcharge detection/release delay time, overdischarge detection/release delay time, and temperature protection detection/release delay time (measuring circuit 2)

2.1 過充電検出/復帰電圧(V_{DET1n},V_{REL1n})、過充電検出/復帰遅延時間(t_{VDET1},t_{VREL1})
Overcharge detection/release voltage (V_{DET1n},V_{REL1n}) and overcharge detection/release delay time (t_{VDET1},t_{VREL1})

VDD(V3)-V2,V2-V1,V1-VSS間電圧を4.0Vにした状態からVn端子(n=1,2,3)電圧を上げて行き、OV端子が VSS+0.5V以下となったときのVn端子電圧が過充電検出電圧(V_{DET1n})となります。その後、Vn端子を下げて行き、 OV端子がVDD-0.5V以上となったときのVn端子電圧が過充電復帰電圧(V_{REL1n})となります。

VDD(V3)-V2,V2-V1,V1-VSS間電圧を4.0Vにした状態からV1-VSS間電圧を4.3Vに上げ、OV端子がVSS+0.5V以下となるまでの時間が過充電検出遅延時間(t_{VDET1})となります。その後、V1端子を4.0Vに下げて、OV端子がVDD-0.5V以上となるまでの時間が過充電復帰遅延時間(t_{VREL1})となります。

Increase Vn pin (n=1,2,3) voltage from the state which set voltage between VDD(V3)-V2 and V2-V1 and V1-VSS to 4.0V, the overcharge detection voltage (V_{DET1n}) is Vn pin voltage when OV pin is VSS+0.5V or less. Then decrease Vn pin, and the overcharge release voltage (V_{REL1n}) is Vn pin voltage when OV pin is VDD-0.5V or more.

Increase the voltage between V1-VSS to 4.4V from the state which set voltage between VDD(V3)-V2 and V2-V1 and V1-VSS to 4.0V, the overcharge detection delay time (t_{VDET1}) is the time until OV pin becomes VSS+0.5V or less.

Then decrease V1 pin to 4.0V, and the overcharge release delay time (t_{VREL1}) is the time until OV pin becomes VDD-0.5V or more.

2.2 過放電検出/復帰電圧(V_{DET2n},V_{REL2n})、過放電検出/復帰遅延時間(t_{VDET2},t_{VREL2})
Overdischarge detection/release voltage (V_{DET2n},V_{REL2n}) and overdischarge detection/release delay time (t_{VDET2},t_{VREL2})



VDD(V3)-V2,V2-V1,V1-VSS間電圧を3.5Vにした状態からVn端子(n=1,2,3)電圧を下げて行き、DCHG端子が VSS+0.5V以下となったときのVn端子電圧が過放電検出電圧(V_{DET2n})となります。その後、Vn端子を上げて行き、DCHG端子がVDD-0.5以上となったときのVn端子電圧が過充電復帰電圧(V_{REL2n})となります。VDD(V3)-V2,V2-V1,V1-VSS間電圧を3.5Vにした状態でV1-VSS間電圧を2.0Vに下げ、DCHG端子がVSS+0.5V以下となるまでの 時間が過放電検出遅延時間(t_{VDET2})となります。その後、V1端子を3.5Vに上げてDCHG端子がVDD-0.5V以上となるまでの時間が過放電復帰遅延時間(t_{VREL2})となります。

Decrease Vn pin (n=1,2,3) voltage from the state which set voltage between VDD(V3)-V2 and V2-V1 and V1-VSS to 3.5V, the overdischarge detection voltage (V_{DET2n}) is Vn pin voltage when DCHG pin becomes VSS+0.5V or less. Then increase Vn pin, and the overdischarge release voltage (V_{REL2n}) is Vn pin voltage when DCHG pin becomes VDD-0.5V or more.

Decrease the voltage between V1-VSS to 2.0V from the state which set voltage between VDD(V3)-V2 and V2-V1 and V1-VSS to 3.5V, Overdischarge detection delay time (t_{VDET2}) is the time until DCHG pin becomes VSS+0.5V or less. Then increase V1 pin to 3.5V, and the overdischarge release delay time (t_{VREL2}) is the time until DCHG pin becomes VDD-0.5V or more.



2.3 温度保護検出/復帰電圧(V_{THD1},V_{THD2},V_{THD3},V_{THR1},V_{THR2},V_{THR3})、温度保護検出/復帰遅延時間(t_{VDET5},t_{VREL5})
Temperature protection detection/release voltage (V_{THD1},V_{THD2},V_{THD3},V_{THR1},V_{THR2},V_{THR3}) and Temperature
protection detection/release delay time (t_{VDET5},t_{VREL5})

TH端子電圧を V_{REG} ×0.5Vにした状態からTH端子電圧を下げて行き、DCHG端子がVSS+0.5V以下となったときのTH端子電圧が温度保護検出電圧1 (V_{THD1}) となります。その後、TH端子を上げて行き、DCHG端子がVDD-0.5V以上となったときのTH端子電圧が温度保護復帰電圧1 (V_{THR1}) となります。

また、TH端子電圧を V_{REG} ×0.5Vにした状態からTH端子電圧を上げて行き、OV端子がVSS+0.5V以下となったときのTH端子電圧が温度保護検出電圧 $2(V_{THD2})$ となります。その後、TH端子を下げて行き、OV端子がVDD-0.5V以上となったときのTH端子電圧が温度保護復帰電圧 $2(V_{THD2})$ となります。また、TH端子電圧をVREG×0.5Vにした状態からTH端子電圧を上げて行き、DCHG端子がVSS+0.5V以下となったときのTH端子電圧が温度保護検出電圧 $3(V_{THD3})$ となります。その後、TH端子を下げて行き、DCHG端子がVDD-0.5V以上となったときのTH端子電圧が温度保護復帰電圧 $3(V_{THR3})$ となります。TH端子電圧を V_{REG} ×0.5Vにした状態でTH端子電圧を V_{REG} ×0.8Vに上げ、OV端子がVSS+0.5V以下となるまでの時間が温度保護検出遅延時間 (t_{VDET5}) となります。その後、TH端子電圧を V_{REG} ×0.5Vに下げてOV端子がVDD-0.5V以上となるまでの時間が温度保護帰遅延時間 (t_{VREL5}) となります。

Decrease TH pin voltage from the state which set voltage $V_{REG} \times 0.5V$, temperature protection detection voltage 1 (V_{THD1}) is TH pin voltage when DCHG pin becomes VSS+0.5V or less. Then increase TH pin, temperature protection release voltage 1 (V_{THR1}) is TH pin voltage when DCHG pin becomes VDD-0.5V or more. Moreover, increase TH pin voltage from the state which set voltage $V_{REG} \times 0.5V$, temperature protection detection voltage 2 (V_{THD2}) is TH pin voltage when OV pin becomes VSS+0.5V or less. Then decrease TH pin, temperature protection release voltage 2 (V_{THR2}) is TH pin voltage when OV pin becomes VDD-0.5V or more. Moreover, increase TH pin voltage from the state which set voltage $V_{REG} \times 0.5V$, temperature protection detection voltage 3 (V_{THD3}) is TH pin voltage when DCHG pin becomes VSS+0.5V or less. Then decrease TH pin, temperature protection release voltage 3 (V_{THR3}) is TH pin voltage when DCHG pin becomes VDD-0.5V or more. Increase the voltage TH pin to $V_{REG} \times 0.8V$ from the state which set voltage TH pin to $V_{REG} \times 0.5V$, temperature protection detection delay time (V_{VET5}) is the time until OV pin becomes VSS+0.5V or less. Then decrease TH pin to $V_{REG} \times 0.5V$, and the temperature protection release delay time (V_{VEL5}) is the time until OV pin becomes VDD-0.5V or more.

3. 放電過電流検出電圧1,2、ショート検出電圧、放電過電流検出1,2遅延時間、ショート検出遅延時間 充電過電流検出電圧、充電過電流検出遅延時間 (測定回路3)

Discharging overcurrent detection voltage 1,2, short detection voltage, discharging overcurrent detection 1,2 delay time, short detection delay time, charging overcurrent detection voltage, and charging overcurrent detection delay time (measuring circuit 3)

3.1 放電過電流検出電圧1,2(V_{DET3-1},V_{DET3-2})
Discharging overcurrent detection voltage 1,2 (V_{DET3-1},V_{DET3-2})



CDOC端子に容量を接続します。

VDD(V3)-V2,V2-V1,V1-VSS間電圧を3.5V、V-端子電圧を1Vにした状態からCS端子電圧を上げて行き、DCHG端子がVSS+0.5V以下となったときのCS端子電圧が放電過電流検出電圧1(V_{DET3-1})となります。

VDD(V3)-V2,V2-V1,V1-VSS間電圧を3.5V、V-端子電圧を1Vにした状態で、CS端子に放電過電流検出遅延時間2以上、放電過電流検出遅延時間1未満のパルス電圧を印加し、DCHG端子がVSS+0.5V以下となったときのCS端子電圧が放電過電流検出電圧 $2(V_{DET3-2})$ となります。

Connect capacitor to CDOC pin.

Increase CS pin voltage from the state which set voltage between VDD(V3)-V2 and V2-V1 and V1-VSS to 3.5V, and set the voltage of V- pin to 1V, the discharging overcurrent detection voltage 1 (V_{DET3-1}) is CS pin voltage when DCHG pin become VSS+0.5V or less.

Apply pulse voltage, which is the discharging overcurrent detection delay time 2 or more and less than the discharging overcurrent detection delay time 1, to CS pin, from the state which set voltage between VDD(V3)-V2 and V2-V1 and V1-VSS to 3.5V, and set the voltage of V- pin to 1V, the discharging overcurrent detection voltage 2 (V_{DET3-2}) is CS pin voltage when DCHG pin becomes VSS+0.5V or less.

3.2 ショート検出電圧(V_{SHORT})、充電過電流検出電圧(V_{DET4})

Short detection voltage (V_{SHORT}) and charging overcurrent detection voltage (V_{DET4})

CCOC端子に容量を接続します。

SW1をONし、VDD(V3)-V2,V2-V1,V1-VSS間電圧を3.5Vにした状態からCS端子電圧を上げて行き、DCHG端子が VSS+0.5V以下となったときのCS端子電圧がショート検出電圧(V_{SHORT})となります。

VDD(V3)-V2,V2-V1,V1-VSS間電圧を3.5Vにした状態からCS端子電圧を下げて行き、OV端子がVSS+0.5V以下となったときのCS端子電圧が充電過電流検出電圧1(V_{DET4})となります。

Connect capacitor to CCOC pin.

Turn SW1 on, and increase CS pin voltage from the state which set voltage between VDD(V3)-V2 and V2-V1 and V1-VSS to 3.5V, the short detection voltage (V_{SHORT}) is CS pin voltage when DCHG pin becomes VSS+0.5V or less.

Decrease CS pin voltage from the state which set voltage between VDD(V3)-V2 and V2-V1 and V1-VSS to 3.5V, the charging overcurrent detection voltage (V_{DET4}) is CS pin voltage when OV pin becomes VSS+0.5V or less.

3.3 放電過電流検出遅延時間1,2、ショート検出遅延時間(t_{VDET3-1},t_{VDET3-2},t_{VSHORT})、充電過電流検出遅延時間 (V_{DET4})

Discharging overcurrent detection delay time 1,2, short detection delay time ($t_{VDET3-1}$, $t_{VDET3-2}$, t_{VSHORT}), and charging overcurrent detection delay time (V_{DET4})

CDOC端子及びCCOC端子に容量を接続します。

VDD(V3)-V2,V2-V1,V1-VSS間電圧を3.5Vにした状態からCS端子電圧を放電過電流検出電圧1以上に上げて、DCHG端子がVSS+0.5V以下となるまでの時間が放電過電流検出遅延時間1(t_{VDET3-1})となります。

VDD(V3)-V2,V2-V1,V1-VSS間電圧を3.5Vにした状態からCS端子電圧を放電過電流検出電圧2以上に上げて、DCHG端子がVSS+0.5V以下となるまでの時間が放電過電流検出遅延時間2(t_{VDET3-2})となります。

VDD(V3)-V2,V2-V1,V1-VSS間電圧を3.5Vにした状態からCS端子電圧をショート検出電圧以上に上げて、DCHG端子がVSS+0.5V以下となるまでの時間がショート検出遅延時間1(t_{VSHORT})となります。

VDD(V3)-V2,V2-V1,V1-VSS間電圧を3.5Vにした状態からCS1端子電圧を充電過電流検出電圧以下に下げて、OV端子がVSS+0.5V以下となるまでの時間が充電過電流検出遅延時間(t_{VDET4})となります。

※ショート検出遅延時間以外の遅延時間はCDOC端子及びCCOC端子に接続する容量の値に比例します。

Connect capacitor to CDOC and CCOC pin.

Increase CS pin voltage to discharging overcurrent detection voltage 1 or more, from the state which set voltage between VDD(V3)-V2 and V2-V1 and V1-VSS to 3.5V, the discharging overcurrent detection delay time 1 ($t_{VDET3-1}$) is the time until DCHG pin becomes VSS+0.5V or less.

Increase CS pin voltage to discharging overcurrent detection voltage 2 or more, from the state which set voltage between VDD(V3)-V2 and V2-V1 and V1-VSS to 3.5V, the discharging overcurrent detection delay time 2 ($t_{VDET3-2}$) is the time until DCHG pin becomes VSS+0.5 or less.

Increase CS pin voltage to short detection voltage or more, from the state which set voltage between VDD(V3)-V2 and V2-V1 and V1-VSS to 3.5V, the short detection delay time 1 (t_{VSHORT}) is the time until DCHG pin becomes VSS+0.5 or less.

Decrease CS pin voltage to charging overcurrent detection voltage or less, from the state which set voltage between VDD(V3)-V2 and V2-V1 and V1-VSS to 3.5V, the charging overcurrent detection delay time (t_{VDET4}) is the time until OV pin becomes VSS+0.5 or less.

* Delay time except short detection delay time is proportional to capacity value connected to CDOC and CCOC pin.

4. V-端子閾値電圧1、V-端子プルダウン抵抗、放電過電流復帰遅延時間

V-端子閾値電圧2、充電過電流復帰遅延時間(測定回路4)



V- pin threshold voltage 1, V- pin pulldown resistance, discharging overcurrent release delay time, V- pin threshold voltage 2, and charging overcurrent release delay time. (measuring circuit 4)

4.1 V-端子閾値電圧1、V-端子プルダウン抵抗、放電過電流復帰遅延時間

V- pin threshold voltage 1 (V_{VM1}), V- pin pulldown resistance (V_{VMPD}), discharging overcurrent release delay time (t_{VRF13}).

CDOC端子に容量を接続します。

VDD(V3)-V2,V2-V1,V1-VSS間電圧を3.5V、CS端子電圧を0.1V、V-端子を1.2Vに上げて放電過電流検出状態にします。CS端子電圧を0Vに下げた後、V-端子電圧を下げていき、DCHG端子がVDD-0.5V以上となったときのV-端子電圧が放電過電流から復帰するV-端子閾値電圧 $1(V_{VM1})$ となります。

VDD(V3)-V2,V2-V1,V1-VSS間電圧を3.5V、CS端子電圧を0.1Vに上げ、放電過電流検出遅延時間経過後V-端子を1.0Vに上げて、V-端子に流れる電流で1.0Vを割った値がV-端子プルダウン抵抗(R_{VMPD})となります。

VDD(V3)-V2,V2-V1,V1-VSS間電圧を3.5V、CS端子電圧を0.1Vに上げて放電過電流検出状態にします。その後V-端子を1Vに上げて、CS端子を0Vに下げます。この状態からV-端子を0Vに下げて、DCHG端子がVDD-0.5V以上となるまでの時間が放電過電流復帰遅延時間(t_{VREL3})となります。

※遅延時間はCDOC端子に接続する容量の値に比例します。

Connect capacitor to CDOC pin.

Increase CS pin voltage to 0.1V and V- pin voltage to 1.2V while maintaining voltage between VDD(V3)-V2,V2-V1 and V1-VSS at 3.5V. After decrease CS pin voltage to 0V, decrease V- pin voltage, and V- pin threshold voltage 1 (V_{VM1}) is V- pin voltage when DCHG pin becomes VDD-0.5V or more for release from discharging overcurrent .

Increase CS pin voltage to 0.1V while maintaining voltage between VDD(V3)-V2,V2-V1 and V1-VSS at 3.5V, after discharging overcurrent detection delay time, increase V- pin to 1.0V. V- pin pulldown resistance (R_{VM1PD1}) is a value dividing 1.0V by the current which flows to V- pin.

Increase CS pin voltage to 0.1V to have a condition of discharging overcurrent detection, while maintaining voltage between VDD(V3)-V2,V2-V1 and V1-VSS at 3.5V. Then increase V- pin to 1V and decrease CS pin to 0V. From this condition, decrease V- pin to 0V, and the discharging overcurrent release delay time (t_{VREL3}) is the time until DCHG pin becomes VDD-0.5V or more.

* Delay time is proportional to capacity value connected to CDOC pin.



4.2 充電過電流復帰V-端子電圧 (V_{VM2})、充電過電流復帰遅延時間 (t_{VRF14})

V- pin charging overcurrent release voltage (V_{VM2}), and charging overcurrent release delay time (t_{VREL4}) CCOC端子に容量を接続します。

VDD(V3)-V2,V2-V1,V1-VSS間電圧を3.5V、CS端子電圧を-0.1Vに下げて充電過電流検出状態にします。その後 V-端子を-1Vに下げて、CS端子を0Vに上げます。この状態からV-端子を0.5Vに上げて、OV端子がVDD-0.5V以上 となるまでの時間が充電過電流復帰遅延時間(t_{VREL4})となります。※遅延時間はCDOC端子に接続する容量の値に比例します。

Connect capacitor to CCOC terminal.

Decrease CS pin voltage to -0.1V to have a condition of charging overcurrent detection, while maintaining voltage between VDD(V3)-V2,V2-V1 and V1-VSS at 3.5V. Then decrease V- pin to -1V and increase CS pin to 0V. From this condition, V- pin voltage is increased and when OV terminal becomes VDD-0.5V or more, it returns from a charging overcurrent. V- pin voltage in this case is V- pin threshold voltage 2 (V_{M2}).

Decrease CS pin voltage to -0.1V to have a condition of charging overcurrent detection, while maintaining voltage between VDD(V3)-V2,V2-V1 and V1-VSS at 3.5V. Then decrease V- pin to -1V and increase CS pin to 0V. From this condition, increase V- pin to 0.5V, and the charging overcurrent release delay time (t_{VREL4}) is the time until OV pin becomes VDD-0.5V or more.

* Delay time is proportional to capacity value connected to CCOC pin.

- 5. DCHG端子シンク/ソース電流、OV端子シンク/ソース電流 (測定回路5) DCHG pin sink/source current, and OV pin sink/source current (measuring circuit 5)
- 5.1 DCHG端子シンク/ソース電流 (I_{DCHG_SO},I_{DCHG_SI})、OV端子シンク/ソース電流 (I_{OV_SO},I_{OV_SI}) DCHG pin source/sink current (I_{DCHG_SO},I_{DCHG_SI})、OV pin source/sink current (I_{OV_SO},I_{OV_SI})

VDD(V3)-V2,V2-V1,V1-VSS間電圧を3.5Vにした状態でDCHG端子にVDD-0.5Vを印加し、DCHG端子から流れ出る電流が、DCHG端子ソース電流(I_{DCHG SO})となります。

VDD(V3)-V2,V2-V1,V1-VSS間電圧を2.0Vにし、過放電検出遅延時間後DCHG端子にVSS+0.5Vを印加し、DCHG端子から流れ込む電流が、DCHG端子シンク電流(I_{DCHG SI})となります。

VDD(V3)-V2,V2-V1,V1-VSS間電圧を3.5Vにした状態でOV端子にVDD-0.5Vを印加し、OV端子から流れ出る電流が、OV端子ソース電流(I_{OV} SO)となります。

VDD(V3)-V2,V2-V1,V1-VSS間電圧を4.5Vにし、過充電検出遅延時間後OV端子にVSS+0.5Vを印加し、OV端子から流れ込む電流が、OV端子シンク電流($I_{OV\ SI}$)となります。

When VDD-0.5V is set to DCHG pin, the current which flows out of DCHG pin is The DCHG pin source current $(I_{DCHG\ SO})$, while maintaining voltage between VDD(V3)-V2,V2-V1 and V1-VSS at 3.5V.

Set voltage between VDD(V3)-V2,V2-V1 and V1-VSS to 2.0V. When VSS+0.5V is set to DCHG pin after overdischarge detection delay time. the current which flows in from DCHG pin is DCHG pin source current $(I_{DCHG\ SI})$.

When VDD-0.5V is set to OV pin, the current which flows out of OV pin is The OV pin source current (I_{OV_SO}), while maintaining voltage between VDD(V3)-V2,V2-V1 and V1-VSS at 3.5V.

Set voltage between VDD(V3)-V2,V2-V1 and V1-VSS to 4.5V. When VSS+0.5V is set to OV pin after overcharge detection delay time. the current which flows in from OV pin is OV pin source current (I_{OV_SI}).



6. 負荷接続検出遅延時間1,2(測定回路6)

Load connecting detection delay time 1,2(measuring circuit 6)

6.1 負荷接続検出遅延時間1,2 (t_{LDET1},t_{LDET2}) Load connecting detection delay time 1,2 (t_{LDET1},t_{LDET2})

VDD(V3)-V2,V2-V1,V1-VSS間電圧を4.5Vにし、過充電検出遅延時間後、V-端子電圧を0Vにします。この状態から、V-端子電圧をVSS+0.3Vに上げると、OV端子からの出力は"High"レベル(OV端子がVDD-0.5V以上)、"Low"レベル(OV端子がV-端子電圧+0.5V以下)を繰り返します。この繰り返し動作中の"Low"区間が負荷接続検出遅延1(t_{LDET1})となります。

VDD(V3)-V2,V2-V1,V1-VSS間電圧を3.5V、TH端子電圧を V_{REG} ×0.8Vにし、温度保護検出遅延後、V-端子電圧を0Vにします。この状態から、V-端子電圧をVSS+0.3Vに上げると、OV端子からの出力は"High"レベル(OV端子がVDD-0.5V以上)、"Low"レベル(OV端子がV-端子電圧+0.5V以下)を繰り返します。この繰り返し動作中の"Low"区間が負荷接続検出遅延2(t_{LDET2})となります。


Set voltage between VDD(V3)-V2,V2-V1 and V1-VSS to 4.5V, and V- pin voltage is set to 0V after overcharge detection delay time. From this condition, increase V- pin voltage to VSS+0.3V, the output from OV pin repeats "High" level and "Low" level. ("High" level = OV pin becomes VDD-0.5V or more, "Low" level = OV pin becomes V- pin voltage +0.5V or less).

Load connection detection delay 1 (t_{LDET1}) is the Low section under repetition operation.


Set voltage between VDD(V3)-V2,V2-V1 and V1-VSS to 3.5V, TH pin voltage is set to VREGx0.8V, and V-pin voltage is set to 0V after temperature protection detection delay.

Time until it increases V-pin voltage to VSS+0.3V, the output from OV pin repeats "High" level and "Low" level. ("High" level = OV pin becomes VDD-0.5V or more, "Low" level = OV pin becomes V- pin voltage +0.5V or less).


Load connection detection delay 2 (t. sees.) is the Low section under renetition operation









2.




3.




4.



5.



6.



11. 機能説明 OPERATION

11-1. 過充電検出回路

Overcharge detector

・ VDD-V2端子間電圧、V2-V1端子間電圧、V1-VSS端子間電圧のいずれかが過充電検出電圧(Typ.4.250V)以上になると電池の過充電状態を検出します。過充電を検出すると、OV端子からLowレベルを出力し、外付け充電制御Nch MOS FETをOFFすることによって電池の充電を禁止します。

If any of the voltage between VDD-V2, V2-V1 and V1-VSS pins become overcharge detection voltage (Typ.4.250V) or more, it detects overcharge condition of battery. When it detects overcharge, OV pin becomes "Low" level. Therefore, it forbids battery charge by turning off external charge control Nch MOS FET.



- 過充電検出後、OV出力端子は"Low"レベルが出力されます。V-端子とVSS端子との間にはV-端子プルダウン抵抗 (Typ.53kΩ)でプルダウンしています。充電器を開放し負荷を接続するとV-端子は外付け充電制御Nch MOS FETの寄生 ダイオードによりV-端子閾値電圧2(Typ.200mV)以上となり、負荷接続を検出します。負荷接続を検出するとOV出力端 子は"High"レベルを出力し、外付け充電制御Nch MOS FETの寄生ダイオードを介さずに負荷電流を流すことができま す。無負荷状態の場合、VDD-V2端子間電圧、V2-V1端子間電圧、V1-VSS端子間電圧の全てが過充電復帰電圧 (Typ.4.100V)以下になると過充電状態から復帰します。過充電状態から復帰するとOV出力端子は"High"レベルとな り、外付け充電制御Nch MOS FETをONすることによって電池の充電が可能となります。 OV pin outputs "Low" level after detecting overcharge. Between V- pin and VSS pin, pulldown is carried out by V- pin pull down resistor (Typ.53kΩ). If a charger is opened and load is connected, V- pin will become more than V- pin threshold value voltage 2 (Typ.200mV) with the parasitism diode of the external charge control Nch MOS FET, and will detect load connection. If load connection is detected, OV output pin outputs "High" level and can send load current, without passing the parasitism diode of the external charge control Nch MOS FET.In the case of an unloaded condition, when all the voltage between VDD-V2, V2-V1 and V1-VSS pins become overcharge release voltage (Typ.4.100V) or less, it releases from overcharge state. When it releases from overcharge state, OV pin becomes "High" level and it will be able to charge battery by turning on external charge control Nch MOS FET.
- ・過充電検出と充電過電流を同時に検出した場合、充電過電流も同時に検出しているため、VDD-V2端子間電圧、 V2-V1端子間電圧、V1-VSS端子間電圧の全てが過充電復帰電圧以下となってもOV出力端子は"High"レベルと なりません。充電器を開放し充電過電流検出状態を解除することで、OV出力端子は"High"レベルとなり電池の充 電が可能となります。

When overcharge and charging overcurrent are detected at the same time, OV output pin does not become "High" level even if all the voltage between VDD-V2, V2-V1 and V1-VSS pins become overcharge release voltage or less because charging overcurrent is detected at the same time. By releasing charger and releasing charging overcurrent detection condition, OV pin becomes "High" level and it will be able to charge battery.

・ 過充電検出時と過充電復帰時は遅延時間が設定されており、COV端子に接続する容量値によって可変となります(※以下のTyp.値はCOV端子に0.1uFを接続した場合の値です)。VDD-V2端子間電圧、V2-V1端子間電圧、V1-VSS端子間電圧のいずれかが過充電検出電圧以上になっても、過充電検出遅延時間内 (Typ.1.0s) に過充電検出電圧よりも低くなると、過充電検出はしません。また、過充電検出状態で、VDD-V2端子間電圧、V2-V1端子間電圧、V1-VSS端子間電圧の全てが過充電復帰電圧よりも低くなっても、過充電復帰遅延時間内 (Typ.100ms) に過充電復帰電圧以上に戻ると、過充電からの復帰はしません。

The delay time is set for overcharge detection and overcharge release, and it varies depending on capacity value connected to COV pin. (*The following Typ.value is when 0.1uF is connected to COV pin). Even if any of the voltage between VDD-V2, V2-V1 and V1-VSS pins become overcharge detection voltage or more, it does not detect overcharge when it is below overcharge detection voltage within overcharge detection delay time (Typ.1.0s).

Even if all of the voltage between VDD-V2, V2-V1 and V1-VSS pins become below overcharge release voltage during detecting overcharge, it does not releases from overcharge when it is back to overcharge release voltage or more within overcharge release delay time (Typ.100ms) .

・ OV端子の出力はCMOS出力となっており、通常時は"High"レベルが出力され、過充電時は"Low"レベルを出力します。

Output of OV pin is Pch open drain output. It outputs "High" level during normal times and be "Low" level during overcharge.



・ 過充電検出状態で放電過電流を検出した場合は、遅延無しでOV端子出力から"High"レベルを出力し、外付け充電制御Nch MOS FETをONさせます。

When Charging overcurrent is detected in the state of overcharge detection, "High" level is outputted without delay from OV pin output, and external charge control Nch MOS FET is turned on.



・ 過充電検出状態で負荷接続を継続した場合、OV端子からの出力は"High"レベル、"Low"レベルを繰り返します。"High"区間 ≒ 過充電検出遅延、"Low"区間 = 負荷接続検出遅延1の時間で繰り返されます。外付け充電制御 Nch MOS FETをOFFさせたままに比べ、ON/OFFを繰り返す制御を行うことで、発熱を抑えることが出来ます。 When connection is continued for load in the state of overcharge, the output from OV pin repeats "High" level and "Low" level. "High" section ≒ overcharge detection delay "Low" section = load connection detection delay 1. Generation of heat can be suppressed by performing control which performed the ON/OFF repetition compared with having made the external charge control Nch MOS FET turn off freely.

11-2. 過放電検出回路

Overdischarge detector

・ VDD-V2端子間電圧、V2-V1端子間電圧、V1-VSS端子間電圧のいずれかが過放電検出電圧(Typ.2.750V)以下になると電池の過放電状態を検出します。 DCHG出力端子が"Low"レベルとなり、外付け放電制御Nch MOS FETをOFFすることによって電池の放電を禁止します。

If any of the voltage between VDD-V2, V2-V1 and V1-VSS pins become overdischarge detection voltage (Typ.2.750V) or less, it detects overdischarge condition of battery. DCHG pin becomes "Low" level, and it forbids battery discharge by turning off external discharge control Nch MOS FET.



・ 過放電検出後で充電器未接続の場合、VDD-V2端子間電圧、V2-V1端子間電圧、V1-VSS端子間電圧の全てが過放電復帰電圧(Typ.3.000V)より高くなると過放電状態から復帰し、DCHG出力が"High"レベルになります。充電器を接続しV-端子電圧がV-端子閾値電圧 3(Typ.-0.200V)を下回った時に、VDD-V2端子間電圧、V2-V1端子間電圧、V1-VSS端子間電圧のいずれかが過放電検出電圧(Typ.2.750V)以下の場合は、外付けNch MOS FETの寄生ダイオードを介して充電電流が流れ、端子間全てが過放電検出電圧(Typ.2.750V)よりも高くなった時点で、DCHG端子は"High"レベルになり、外付けNch MOS FETをONすることによって放電可能状態となります。

It is after overdischarging detection, and charger not connecting, if the voltage between VDD-V2 , V2-V1, and V1-VSS pin all the voltage become higher than overdischarge release voltage (Typ.3.000V), it will release from overdischarge state, and DCHG pin will becomes "High" level.

On the conditions on which charger is connected and V- pin voltage is less than V- pin threshold voltage 3 (Typ.-0.200V), when the voltage between VDD-V2, V2-V1, or V1-VSS pin is less than overdischarge detecting voltage (Typ.2.750V), charging current flows through the parasitism diode of external Nch MOS FET. When all become higher than overdischarge detecting voltage (Typ.2.750V) between pins, DCHG pin is "High" level and will be in the state which can be discharged by turning on external Nch MOS FET.



・ V-端子とVDD端子との間にはV-端子プルアップ抵抗(Typ.500kΩ)とスイッチが内蔵されています。スイッチは過放電を検出 したときにONし、通常時はOFFしています。過放電検出後に、V-端子はV-端子プルアップ抵抗を介してVDD端子電位に プルアップされます。

It has built-in V- pin pullup resistance (Typ.500k Ω) and a switch between V- and VDD pins. The switch is on when charging overdischarge are detected, and it is off during normal times.

V- pin will be pulled up to VDD pin voltage with V- pin pullup resistance after detecting overdischarge.

・ 過放電検出時と過放電復帰時は遅延時間が設定されており、CUV端子に接続する容量値によって可変となります(※以下のTyp.値はCUV端子に0.1uFを接続した場合の値です)。VDD-V2端子間電圧、V2-V1端子間電圧、V1-VSS端子間電圧のいずれかが過放電検出電圧以下になっても、過放電検出遅延時間内 (Typ.1.0s) に過放電検出電圧よりも高くなると、過放電検出はしません。また、過放電検出状態で、VDD-V2端子間電圧、V2-V1端子間電圧、V1-VSS端子間電圧の全てが過放電復帰電圧よりも高くなっても、過放電復帰遅延時間内 (Typ.100ms) に過放電復帰電圧以下に戻ると、過放電からの復帰はしません。

The delay time is set for overdischarge detection and overdischarge release , and it varies depending on capacity value connected to CUV pin. (*The following Typ.value is when 0.1uF is connected to CUV pin). Even if any of the voltage between VDD-V2, V2-V1 and V1-VSS pins become overdischarge detection voltage or less, it does not detect overdischarge when it becomes higher than overdischarge detection voltage within overdischarge detection delay time (Typ.1.0s).

Even if all of the voltage between VDD-V2, V2-V1 and V1-VSS pins become higher than overdischarge release voltage during detecting overdischarge, it does not releases from overdischarge state when it is back to overdischarge release voltage or less within overdischarge release delay time (Typ.100ms)

・ DCHG端子の出力はVDD-VSS間のCMOS出力となっており、通常時は"High"レベルが出力され、過放電時は "Low"レベルが出力されます。

Output of DCHG pin is CMOS output between VDD-VSS. It outputs "High" level during normal times and outputs "Low" level during overdischarge.



・ VDD-V2端子間電圧、V2-V1端子間電圧、V1-VSS端子間電圧のすべてが過放電検出状態、充電器が未接続、充電可能状態の条件を満たした場合、ICは低消費モードになります。いずれかの条件を満たせなくなった場合低消費モードは解除されます。

When the voltage between VDD-V2 pin, the voltage between V2-V1 pin, and all the voltage between V1-VSS pin is detected overdischarge and charger disconnecting, IC becomes low consumption mode. When it becomes impossible to fill at least one of conditions, low consumption mode is canceled.

11-3. 放電過電流検出回路、ショート検出回路

Discharging overcurrent detector, Short detector

・ 放電過電流、ショートはセンス抵抗の両端にVSS_CS端子とCS端子を接続し、端子間電圧を監視することで検出します。

Discharging overcurrent and short can be detected by connecting CS-VSS_CS pins to both sides of sense resistance and monitoring voltage between pins.

・ CS端子電圧が放電過電流検出電圧1 (Typ.0.040V) 以上、または放電過電流検出電圧2 (Typ.0.080V) 以上になると放電過電流状態を検出します。CS端子電圧がショート検出電圧 (Typ.0.16V) 以上、またはV-端子がV-端子ショート検出電圧(Typ.VDD×0.3V)以上になるとショート状態を検出し、DCHG出力端子が"Low"レベルとなり、外付け放電制御内内 MOS FTV DCFであることによって電池レルに大電流が流が高ことを防ぎます。

It detects discharging overcurrent when CS pin voltage becomes discharging overcurrent detection voltage 1 (Typ.0.040V) or more, or discharging overcurrent detection voltage 2 (Typ.0.080V) or more. When CS pin voltage becomes short detection voltage (Typ.0.16V) or more, or V- pin Short detection voltage (Typ.VDD \times 0.3V) or more, it detects short and DCHG pin becomes "Low" level. It prevents high current from flowing to battery cell by turning off external discharge control Nch MOS FET.



・ 放電過電流状態またはショート検出状態からの復帰は、V-端子で行います。V-端子とVSS端子間にはV-端子プルダウン 抵抗(Typ.53kΩ)があります。負荷が開放されて、V-端子閾値電圧 1(Typ.VDD×0.05V)以下となった時点で、放電過 電流検出またはショート検出状態から復帰し、DCHG出力端子が"High"レベルとなり、外付け放電制御Nch MOS FETを ONすることによって電池の放電が可能となります。

Release from the conditions of discharging overcurrent or short detection is conducted with V- pin. V- pin pull down resistor (Typ.53k Ω) is between V- pin and a VSS pin. When load is opened wide and below V- pin threshold value voltage 1 (Typ.VDD \times 0.05V) becomes, it returns from discharging overcurrent or short detection state. And DCHG pin becomes "High" level, and battery will be able to discharge by turning on the external discharge control Nch MOS FET.

・ 放電過電流検出1,2、放電過電流復帰時には遅延時間が設定されており、CDOC端子に接続する容量値によって可変となります(※以下のTyp.値はCDOC端子に0.01uFを接続した場合の値です)。CS端子電圧が放電過電流検出電圧1以上となり、放電過電流検出遅延時間1(Typ.100ms)経過する、または、CS端子電圧が放電過電流検出電圧2以上となり、放電過電流検出遅延時間2(Typ.25ms)経過すると放電過電流を検出します。遅延時間以内にCS端子電圧が検出電圧以下となった場合は放電過電流検出しません。放電過電流1,2またはショート検出後、V-端子電圧がV-端子閾値電圧1以下となり、放電過電流復帰遅延時間(Typ.100ms)経過後、放電過電流検出状態から復帰します。遅延時間以内にV-端子電圧が復帰電圧以上となった場合は放電過電流復帰しません。また、IC内部で放電過電流検出1遅延時間 > 放電過電流検出2遅延時間となるように設定されています。

The delay time is set for discharging overcurrent detection 1.2 and discharging overcurrent release, and it varies depending on capacity value connected to CDOC pin. (*The following Typ.value is when 0.01uF is connected to CDOC pin). It detects discharging overcurrent when CS pin voltage becomes discharging overcurrent detection voltage 1 or more and after passing discharging overcurrent detection delay time 1 (Typ.100ms), or when CS pin voltage becomes discharging overcurrent detection voltage 2 or more and after passing discharging overcurrent detection delay time 2 (Typ.25ms). It does not detect discharging overcurrent when CS pin voltage becomes detected voltage or less within delay time. After detecting discharging overcurrent 1,2 or short, V- pin voltage becomes V- pin threshold voltage 1 or less. Then it releases from discharging overcurrent detection after discharging overcurrent return delay time (Typ.100ms). It does not return from discharging overcurrent when V- pin voltage becomes return voltage or more within delay time. It is also set inside IC to be discharging overcurrent detection 1 delay time > discharging overcurrent detection 2 delay time.

・ ショート検出時にはIC内部で設定された遅延時間が存在します。CS端子電圧がショート検出電圧以上またはV-端子が V-端子ショート検出電圧以上となり、ショート検出遅延時間(Typ.200us)経過するとショートを検出します。遅延時間以 内にCS端子及びV-端子が検出電圧以下となった場合はショート検出しません。

There is delay time set inside IC for short detection. It detects short when CS pin voltage becomes short detection voltage or more, or V- pin short detection voltage or more and after passing short detection delay time (Typ.200us). It does not detect short when CS pin and V- pin voltage becomes detected voltage or less within delay time.

11-4. 充電過電流検出回路

Charging overcurrent detector

- 充電過電流はセンス抵抗の両端にVSS_CS端子とCS端子を接続し、端子間電圧を監視することで検出します。
 Charging overcurrent can be detected by connecting CS-VSS pin and CS pin to both sides of sense resistance and monitoring voltage between pins.
- ・ CS端子電圧が充電過電流検出電圧 (Typ.-0.020V) 以下になると充電過電流状態を検出します。充電過電流を検出すると、OV端子からLowレベルを出力し、外付け充電制御Nch MOS FETをOFFすることによって電池の充電を禁止します。

It detects charging overcurrent condition when CS pin voltage becomes charging overcurrent detection voltage (Typ.-0.020V) or less. When it detects charging overcurrent, OV pin becomes "Low" level. Therefore, it forbids battery charge by turning off external charge control Nch MOS FET.

・ 充電過電流状態からの復帰は、V-端子で行います。充電器が開放されて、V-端子電圧がV-閾値電圧2(Typ.0.200V) 以上となった時点で、充電過電流検出状態から復帰し、OV出力端子は"High"レベルとなり、外付け充電制御Nch MOS FETをONすることによって電池の充電が可能となります。

Release from the state of charging overcurrent is conducted with V- pin. It releases from charging overcurrent state when charger is released and V- pin voltage becomes V- pin threshold voltage 2 (Typ.0.200V) or more. Then OV pin becomes "High" level, and battery will be able to charge by turning on external charge control Nch MOS FET.



V-端子とVDD端子との間にはV-端子プルアップ抵抗(Typ.500kΩ)とスイッチが内蔵されています。スイッチは充電過電流を 検出したときにONし、通常時はOFFしています。充電過電流検出後にV-端子はV-端子プルアップ抵抗を介してVDD端子 電位にプルアップされます。

It has built-in V- pin pullup resistance (Typ.500k Ω) and a switch between V- and VDD pins. The switch is on when charging overcurrent are detected, and it is off during normal times.

V- pin will be pulled up to VDD pin voltage with V- pin pullup resistance after detecting charging overcurrent.



・ 充電過電流検出、復帰時には遅延時間が設定されており、CCOC端子に接続する容量値によって可変となります(※以下のTyp.値はCCOC端子に0.047uFを接続した場合の値です)。CS端子電圧が充電過電流検出電圧以下となり、充電過電流検出遅延時間(Typ.470ms)経過すると充電過電流を検出します。遅延時間以内にCS端子電圧が検出電圧以上となった場合は充電過電流検出しません。充電過電流検出後、V-端子電圧がV-閾値電圧以上となり、充電過電流復帰遅延時間(Typ.47.0ms)経過後、充電過電流検出状態から復帰します。遅延時間以内にV-端子電圧がV-閾値電圧以下となった場合は充電過電流復帰しません。

The delay time is set for charging overcurrent detection and release, and it varies depending on capacity value connected to CCOC pin. (*The following Typ.value is when 0.047uF is connected to CCOC pin). It detects charging overcurrent when CS pin voltage becomes charging overcurrent detection voltage or less and after passing charging overcurrent detection delay time (Typ.470ms). It does not detect charging overcurrent when CS pin voltage becomes detected voltage or more within delay time. After detecting charging overcurrent, it releases from charging overcurrent state when V- pin voltage becomes V- pin threshold voltage or more and after passing charging overcurrent release delay time (Typ.47.0ms). It does not release from charging overcurrent when V- pin voltage becomes V- pin threshold voltage or less within delay time.

11-5. 電池温度検出回路

Battery temperature detector



・電池パックの温度下降によりTH端子の入力電圧が温度保護検出電圧1 (Typ.VREG×0.151V)以下になると温度保護 検出1の状態になります。OV端子とDCHG端子から"Low"レベルを出力することにより電池の充放電を禁止します。TH端 子入力電圧が電池温度復帰電圧1 Typ.(VREG×0.233V)以上になることで温度保護検出状態から復帰し充放電可 能となります。

If input voltage on TH pin is temperature protection detecting voltage 1 (VREG \times 0.151V) typ. or under due to temperature fall in a battery pack, the device enters battery temperature detection mode 1. Battery charging and discharging is disabled by outputting L level from pin OV and DCHG. If input voltage on TH pin is over the battery temperature protection release voltage 1 (VREG \times 0.233V) typ., the device returns from battery temperature detection mode to enable charging and discharging.



・電池パックの温度上昇によりTH端子の入力電圧が温度保護検出電圧2 (Typ.VREG×0.736V)以上、温度保護検出電圧3 (Typ.VREG×0.852V)未満になると温度保護検出2の状態になります。OV端子から"Low"レベルを出力することにより電池の充電を禁止します。TH端子入力電圧が電池温度復帰電圧2 (Typ.VREG×0.653)V以下になることで温度保護検出状態から復帰し充電可能となります。また、温度保護2検出時、V-端子はV-端子プルダウン抵抗を介してVSS端子電位にプルダウンしています。

If input voltage on TH pin is over temperature protection detecting voltage 2 (typ.VREG \times 0.736V) and less than temperature protection detecting voltage 3 (typ. VREG \times 0.852V) due to temperature rise in a battery pack, the device enters battery temperature detection mode 2. Battery charging is disabled by outputting L level from OV pins. If input voltage on TH pin is below the battery temperature protection release voltage 2 (VREG \times 0.653V) typ., the device returns from battery temperature detection mode to enable charging . In state of temperature protection 2 V- pin will be pulled down to VSS pin voltage with V- pin pulldown resistance.



・電池パックの温度上昇によりTH端子の入力電圧が温度保護検出電圧3 Typ.(VREG×0.852)V以上になると温度保護検出3の状態になります。DCHG端子から"Low"レベルを出力することにより電池の放電を禁止します。TH端子入力電圧が電池温度復帰電圧3 Typ.(VREG×0.802)V以下になることで温度保護検出状態から復帰し放電可能となります。 If input voltage on TH pin is over temperature protection detecting voltage 3 (VREG×0.852)V typ. due to temperature rise in a battery pack, the device enters battery temperature detection mode 3. Battery discharging is disabled by outputting L level from DCHG pin . If input voltage on TH pin is the battery temperature protection release voltage 3 (VREG×0.802)V typ. or under, the device returns from battery temperature detection mode to enable discharging.



温度保護検出時と温度保護復帰時には遅延時間が設定されており、CTH端子に接続する容量値によって可変となります(※以下のTyp.値はCTH端子に0.1uFを接続した場合の値です)。TH端子電圧が温度保護検出電圧以上になっても、温度保護検出遅延時間内 (Typ. 1.0s) に温度検出電圧よりも低くなると、検出しません。また、温度復帰遅延時間 (Typ. 0.1s) も設定されています。※温度保護検出1の場合は、温度保護検出電圧1以下となっても、温度保護検出遅延時間内 (Typ. 1.0s) に温度保護検出電圧1よりも高くなると検出しません。The delay time is set for temperature protection detecting and temperature protection release, and it varies depending on capacity value connected to CTH pin. (*The following Typ.value is when 0.1uF is connected to CTH pin). Even if TH pin voltage is over temperature detection voltage, when it is lower than temperature protection detecting voltage within temperature detection delay time (1.0s typ.), detection does not take place. Temperature release delay time (0.1s typ.) is also determined※The operation in the case of temperature protection detecting 1 is indicated below. Even if TH pin voltage is temperature detection voltage 1 or under, when it is over temperature protection detecting voltage within temperature detection delay time (1.0s typ.), detection does not take place.



・ 温度保護検出2の状態では外付け充電制御Nch MOS FETはOFFしますが、寄生ダイオード経由で放電電流を流すことが出来ます。寄生ダイオード経由で電流が流れると外付け充電制御Nch MOS FETが発熱し易くなります。高温時での発熱を抑える為、温度保護検出2の状態で負荷接続された場合は、OV端子から"High"レベルを出力し、外付け充電制御Nch MOS FETをONさせます。

Although the external charge control Nch MOS FET is turned off in the state of temperature protection detecting voltage 2 , it is able to flows discharging current via a parasitic diode.

If current flows via a parasitic diode, the external charge control Nch MOS FET will generate heat easily. In order to suppress generation of heat in state of high temperature, OV pin becomes "High" level by load connection in the state of the cell temperature detection 2. , the external charge control Nch MOS FET is turned on .



・ 温度保護検出2の状態で、充電器を開放し負荷を接続するとV-端子は外付け充電制御Nch MOS FETの寄生ダイオードによりV-端子閾値電圧2(Typ.200mV)以上となり、負荷接続を検出します。負荷接続を検出すると、数100usでOV出力の状態を"Low"レベルから"High"レベルへ変化し、外付け充電制御Nch MOS FETをONさせます。

In the state of the temperature protection detection 2, If a charger is opened wide and load is connected, V- pin will become more than V- pin threshold value voltage 2 (Typ.200mV) with the parasitism diode of the external charge control Nch MOS FET, and will detect load connection. If load connection is detected, the state of OV pin is changed several 100 from a "Low" level to a "High" level, and external charge control Nch MOS FET is turned on.



・ 温度保護検出2の状態で負荷接続を継続した場合、OV端子からの出力は"High"レベル、"Low"レベルを繰り返します。"High"区間≒温度検出遅延 "Low"区間=負荷接続検出遅延2の時間で繰り返されます。外付け充電制御Nch MOS FETをOFFさせたままに比べ、ON/OFFを繰り返す制御を行うことで、発熱を抑えることが出来ます。


When connection is continued for load in the state of the temperature protection detection 2, the output from OV pin repeats "High" level and "Low" level.

"High" section \rightleftharpoons temperature detection delay "Low" section = load connection detection delay 2. Generation of heat can be suppressed by performing control which performed the ON/OFF repetition compared with having made the external charge control Nch MOS FET turn off freely.

12. 応用回路例 TYPICAL APPLICATION CIRCUIT



12-1. 3直応用回路例 3 cells protection circuit



これらの回路は参考例として代表的な応用例を示したもので、実際にご使用する場合は、十分ご検討して使用して頂くようお願いします。

These circuits are typical examples provided for reference purposes, so in actual applications, the circuit constants, conditions and operations should be thoroughly studied.

これらの回路を使用した事に起因する事故或いは損害等につきましては、当社はその責を負い兼ねますのでご了承下さい。

Mitsumi Electric Co., Ltd. assumes no responsibility for any trouble or damage as a result of the use of these circuits.

温度保護検出特性は下記型番のサーミスタと抵抗精度で合わせております。仕様の特性を満たすためには、下記の部品を使用しますことを推奨致します。


Temperature detection property is adjusted using the thermo sensitive register of the following part number, and resistance accuracy.


In order to satisfy the characteristic of specification, it recommends using the following parts.


記号	部品名	仕 様	品名	備考
Symbol	Name	Function	Part name	Remarks
RTNC	NTC Thermistor	100KΩ±1% B(25/50)=3950±1%	MF52D 104F 3950	Shenzhen DCH Electronic
RTH	Resistor	100KΩ±1%	-	-


※温度保護機能を無効にする場合は、TH端子をVDDとショート、REG端子をオープンにして下さい。


*If temperature protection function is repealed, please make TH pin and VDD pin connection and make a REG pin open.


















15. マーク内容 MARKING CONTENTS



機種名													品名記号 Model No.			
Model name												(1)	(2)	(3)	(4)	
Μ	М	3	7	8	3	Α	0	1	٧	В	Н	8	3	Α	_1	

16. 付帯事項 NOTES

・本資料は弊社の著作権、ノウハウに係わる内容も含まれておりますので、本製品の使用目的以外には用いないようお願い申し上げます。

Since this document contains the contents concerning our copyright and know-how, you are requested not to use this document for those other than the application purposes of this product.

・この製品を使用した事により、第三者の工業所有権に係わる問題が発生した場合、当社製品の製造・製法に 直接係わるもの以外につきましては、当社はその責を負いませんのでご了承下さい。

If a use of this product caused a dispute concerning the industrial property of a third party, we are not responsible for any disputes other than those which are directly concerned with the manufacturing and manufacturing method of our products.

・本製品はコンピュータ・OA機器・通信機器・計測機器・工作機械・産業用ロボット・AV機器・家電等、一般電子機器に使用されることを意図しております。

This product is intended for applying to computers, OA units, communication units, instrumentation units, machine tools, industrial robots, AV units, household electrical appliances, and other general electronic units.

・輸送機器 (自動車・列車等) の制御と安全性に係わるユニット・交通信号機器・防災/防犯装置等にご使用をお考えの際は、事前に販売窓口までご連絡いただきますようお願いいたします。

If any intend to apply this product to the units related to the control and safety of transportation units (vehicles, trains, etc.), traffic signaling units, disaster-preventive & burglar-proof units, or the like, you are requested to inform our sales section in charge of such a use in advance.

- 航空宇宙機器・海底中継機器・原子力制御機器・人命に係わる医療機器等にはご使用にならないでください。
 Don't apply this product to any aeronautical & space systems, submarine repeaters, nuclear power controllers, medical units concerning the human life, or the like.
- ・本納入仕様書に記載されている動作概要は、集積回路の標準的な動作や使い方を説明するためのものです。従って、実際に本製品を使用される場合には、外部諸条件を考慮のうえ回路・実装設計をしてください。

The outline of parameters described herein has been chosen as an explanation of the standard parameters and performance of the product. When you actually plan to use the product, please ensure that the outside conditions are reflected in the actual circuit and assembling designs

・本製品の誤った使用又は不適切な使用等に起因する本製品の具体的な運用結果につきましては、当社は責任を負いかねますのでご了承ください。

No responsibility is assumed by us for any consequence resulting from any wrong or improper use or operation, etc. of the product.

・本納入仕様書に記載された内容を、当社に無断で転載又は複製することはご遠慮ください。

No part of the contents contained herein may be reprinted or reproduced without our prior permission.

17. 取り扱い上の注意 ATTENTION

- ・本製品は、端子によっては静電気による損傷を受けやすい場合がありますので、取扱いにはご注意ください。 Be careful about possibility of damage by static electricity.
- ・本製品は、超小型のため、外部からの熱ストレスと湿度の影響を受け易いので、この点に留意してご使用ください。

Package is so small that it is easily influenced by external thermal-stress and humidity.

・本製品は、耐放射線設計をしておりません。放射線のストレスを受ける環境でのご使用は避けてください。 This product is not designed to withstand radioactivity, avoid using in a radioactive environment.