数字逻辑设计

高翠芸

School of Computer Science gaocuiyun@hit.edu.cn

利用中规模芯片设计时序逻辑电路

- 计数器芯片
 - 计数器芯片的级联
 - 计数器芯片的应用
- 寄存器芯片
- 综合应用——序列信号发生器的设计

利用中规模计数器芯片设计时序逻辑电路

计数器芯片

- □ 同步十进制加法计数器: 74LS160(异步清零),74LS162(同步清零)
- □ 同步4位二进制加法计数器: 74LS161 (异步清零),74LS163 (同步清零)
- □ 异步二-五-十进制加法计数器: 74LS90 (异步清零),74LS290 (异步清零)
- □ 同步十进制加/减计数器: 74LS192 (双时钟), 74LS190 (单时钟)
- 、□ 同步4位二进制加/减计数器: 74LS193 (双时钟),74LS191 (单时钟)

置数功能

时钟边沿到来时,且置数使能信号有效,向计数器 装入用户指定的初始值

芯片型号	计数进制	输出特点	置数方式	清零方式
74LS160	十进制	8421BCD码	同步	异步
74LS161	十六进制	4位二进制码	同步	异步
74LS162	十进制	8421BCD码	同步	同步
74LS163	十六进制	4位二进制码	同步	同步


清零只需要1个条件: 清零端给有效信号立即回零

清零需要2个条件同时 具备:清零端给有效 信号+时钟边沿到来


用计数器芯片设计模10计数器

例1: 利用74LS161设计模10 计数器


① 清零法








1010只在极短的瞬态出现,不包括在稳定的循环中



模10计数器

例2: 利用74LS163 设计模10 计数器

① 清零法



同步清零需要2个条件 同时具备:清零端给有 效信号+时钟边沿到来



设计M进制计数器: 需要M个状态

	芯片型号	计数进制	输出特点	置数方式	清零方式
	74LS160	十进制	8421BCD码	同步	异步
ŀ	74LS161	十六进制	4位二进制码	同步	异步
ŀ	74LS162	十进制	8421BCD码	同步	同步
•	74LS163	十六进制	4位二进制码	同步	同步

74LS163/162功能表

	输入						输出			
СР	CLRN	LDN	ENT	ENP	Q_D	Q _C	Q_B	Q_A		
1	0	Х	Х	Х	0	0	0	0		
†	1	0	X	X	D	С	В	Α		
X	1	1	0	X		仔	禄持			
X	1	1	X	0	保持					
<u> </u>	1	1	1	1	计数, 计满时RCO=1					



用置数法设计模10计数器

74LS161/160功能表

74LS163/162功能表

		输入	输出							
СР	CLRN	LDN	ENT	ENP	Q_D	Q _c	Q _B	Q_A		
X	0	Χ	Х	Х	0	0	0	0		
1	1	0	1	0	D	С	В	Α		
X	1	1	0	X		伢	耕			
X	1	1	X	0	保持					
†	1	1	1	1	计数, 计满时RCO=1					


	1 120 100/ 102-73 10-40									
	输入						输出			
СР	CLRN	LDN	ENT	ENP	Q_D	Q _c	Q _B	Q_A		
1	0	Χ	Х	Х	0	0	0	0		
1	1	0	1	0	D	С	В	Α		
X	1	1	0	X		伢	阱			
X	1	1	X	0	保持					
1	1	1	1	1	计数	t, 计清	睛时 R(CO=1		


芯片型号	计数进制	输出特点	置数方式	清零方式
74LS160	十进制	8421BCD码	同步	异步
74LS161	十六进制	4位二进制码	同步	异步
74LS162	十进制	8421BCD码	同步	同步
74LS163	十六进制	4位二进制码	同步	同步

例: 利用74LS161或74163设计模10 计数器

② 置数法

设计M进制计数器: 需要M个状态






T4161

CLDN

A
B
GA
C
GB
D
GC
ENT
GD
ENP
RCO
CLRN
CLK

清零法



利用中规模芯片设计时序逻辑电路


- 计数器芯片
 - 计数器芯片的级联
 - 计数器芯片的应用
- 寄存器芯片
- 综合应用——序列信号发生器的设计

计数器芯片的级联

□利用进位信号

(2) 异步串行进位连接方式 例1: 利用74LS161设计模256 加法计数器 用前一级的进 74161 74161 (1) 同步并行进位连接方式 位作后一级的 d LDN d LDN 时钟信号 高位 低位 QA QA 18 QB QC QC 74161 74161 QD LDN QD LDN ENT ENT 低位 高位 **ENP** RCO ENP RCO CLRN d clrn QA QB QB CLK CLK QC QC COUNTER COUNTER **ENT** QD **ENT ENP** RCO ENP. RCO CLRN CLRN 置数方式 芯片型号 计数进制 输出特点 清零方式 CLK CLK 十进制 74LS160 8421BCD码 同步 异步 COUNTER COUNTER 74LS161 十六进制 4位二进制码 同步 异步 用前一级的进 74LS162 十进制 8421BCD码 同步 同步 位控制后一级 同步 74LS163 十六进制 4位二进制码 同步 的计数使能


计数器芯片的级联




□节拍发生器

例:利用74LS163设计实现一个8节拍发生器

芯片型号	计数进制	输出特点	置数方式	清零方式
74LS160	十进制	8421BCD码	同步	异步
74LS161	十六进制	4位二进制码	同步	异步
74LS162	十进制	8421BCD码	同步	同步
74LS163	十六进制	4位二进制码	同步	同步






利用中规模计数器芯片设计时序逻辑电路

计数器芯片

- □ 同步十进制加法计数器: 74LS160(异步清零),74LS162(同步清零)
- □ 同步4位二进制加法计数器: 74LS161 (异步清零),74LS163 (同步清零)
- □ 异步二-五-十进制加法计数器: 74LS90 (异步清零),74LS290 (异步清零)
- □ 同步十进制加/减计数器: 74LS192(双时钟),74LS190(单时钟)
- 、□ 同步4位二进制加/减计数器: 74LS193 (双时钟),74LS191 (单时钟)


异步清零

74LS90/290功能表




	1	输入				辅	出		
СР	R ₀ (1)	R ₀ (2)	S ₉ (1)	S ₉ (2)	Q_D	Q _C	Q_B	Q_A	
X	1	1	0	Χ	0	0	0	0	
X	1	1	X	0	0	0	0	0	
Χ	Χ	X	1	1	1	0	0	1	
↓	X	0	Χ	0	计数				
ţ	0	X	0	X	计数				
Ţ	0	X	Χ	0			数		
↓	X	0	0	X		ᆟ	数		


□ ① 8421-BCD 码模10计数器




74LS90/290功能表


		输入	输出							
СР	R ₀ (1)	R ₀ (2)	S ₉ (1)	S ₉ (2)	Q_D	Q _C	Q _B	Q _A		
X	1	1	0	Х	0	0	0	0		
X	1	1	X	0	0	0	0	0		
X	X	X	1	1	1	0	0	1		
↓	X	0	Х	0	计数					
↓	0	X	0	X		计	数			
↓	0	X	X	0		भे	数			
	Х	0	0	X		<u>ਮ</u>	数			










□ ③ 5421-BCD 码模10计数器








□ ④ 设计节拍发生器



2) 以模7计数器为输入,设计译码器

7	输入			译码输出							
Q_{C}	Q_B	Q_A	Y_1	Y_2	Y ₃	Y_4	Y ₅	Y_6	Y ₇		
0	0	0	1	0	0	0	0	0	0		
0	0	1	0	1	0	0	0	0	0		
0	1	0	0	0	1	0	0	0	0		
0	1	1	0	0	0	1	0	0	0		
1	0	0	0	0	0	0	1	0	0		
1	0	1	0	0	0	0	0	1	0		
1	1	0	0	0	0	0	0	0	1		


1)设计模7计数器



利用中规模计数器芯片设计时序逻辑电路


计数器芯片

- □ 同步十进制加法计数器: 74LS160(异步清零), 74LS162(同步清零)
- □ 同步4位二进制加法计数器: 74LS161 (异步清零),74LS163 (同步清零)
- □ 异步二-五-十进制加法计数器: 74LS90 (异步清零),74LS290 (异步清零)
- □ 同步十进制加/减计数器: 74LS192 (双时钟), 74LS190 (单时钟)
- □ 同步4位二进制加/减计数器: 74LS193 (双时钟), 74LS191(单时钟)



计数器芯片的综合应用

可变模值计数器——利用一片4位数码比较器74LS85及一片模16 计数器芯片74LS193设计一个模N计数器(N<16)。



设计思路

■ 比较器:


 $A_3 \sim A_0$: 输入计数器模值N (例如N=10)

 $B_3 \sim B_0$: 连接计数器当前计数输出值

■ 如果计数器当前输出值 $Q_DQ_CQ_BQ_A$ = 模值N

比较器输出端 Y_{A-B}=1, 该信号使计数器清零

计数器芯片的综合应用



利用中规模芯片设计时序逻辑电路

- 计数器芯片
 - 计数器芯片的级联
 - 计数器芯片的应用
- 寄存器芯片
- 综合应用——序列信号发生器的设计


利用中规模寄存器芯片设计时序逻辑电路


4-bit 双向移位寄存器芯片——74194 (Serial /Parallel input, Parallel out)




双向移位寄存器芯片74194的应用

① 4-bit 扭环形计数器








CP

利用中规模芯片设计时序逻辑电路

- 计数器芯片
 - 计数器芯片的级联
 - 计数器芯片的应用
- 寄存器芯片
- 综合应用——序列信号发生器的设计

序列信号发生器:能循环产生一组特定的串行数字序列信号的电路。

序列的长度:序列信号的位数。如:序列为00011,则序列长度为5。



任意类型

- □ 使用D触发器设计
- □ 使用计数器 + 数据选择器设计;
- □ 用移位寄存器 + 反馈电路设计(逻辑门 or译码器 or数据选择器)
- □ 用计数器 + PROM设计

大体思路:


- 1. 实现序列信号一个 周期之内的波形
- 2. 将此波形循环再现

例1: 用D触发器设计一个 110100 序列信号发生器

方法1: 利用D触发器

- □ 序列信号长度为 L,则取 L个不同的状态
- □ 每个状态下时序电路的输 出就是序列信号中的一位。

1. 画状态转换图




时序电路的不同 状态对应输出序 列中的各位。

2. 状态编码

$$S_0 \longrightarrow 000$$
, $S_3 \longrightarrow 011$
 $S_1 \longrightarrow 001$, $S_4 \longrightarrow 100$
 $S_2 \longrightarrow 010$, $S_5 \longrightarrow 101$

4.卡诺图化简




Q_1Q_0											
Q_2	00	01	11	10							
0	0	0	1	0							
1	7	0	X	X							

3. 状态转换真值

$Q_2Q_1Q_0$	Q_2^{n+1} Q_2^{n+1}	$Q_1^{n+1} Q_0^{n+1}$	Υ
0 0 0	0 (0 1	1
0 0 1	0 :	1 0	1
0 1 0	0 :	1 1	0
0 1 1	1 (0 0	1
1 0 0	1 (0 1	0
1 0 1	0 (0 0	0

$$D_0 = Q_0'$$


$$D_1 = Q_2'Q_1'Q_0 + Q_1Q_0'$$



$$Y=Q_2'Q_1'+Q_1Q_0$$

 $D_2 = Q_2 Q_0' + Q_1 Q_0$

- 5. 电路实现(略)
- 6. 检查无关项



方法1: 利用D触发器

- □ 序列信号长度为 L,则取 L个不同的状态
- □ 每个状态下时序电路的输 出就是序列信号中的一位。

例1:设计一个 110100 序列信号发生器

方法2: 利用计数器+数据选择器

计数器+数据选择器 设计序列信号发生器的方法

- □ 数据选择器74151的输入 D₀-D₅接成110100。
- □ 74163接成模6加法计数器
- □ 计数器输出连接到数据选择 器的选择控制端CBA,经 过循环选择产生所需序列。


大体思路: 1. 实现序列信号一个 周期之内的波形 2. 循环再现

74x151 74x163 -d en **ENP ENT** D0 \mathbf{Q}_{A} D1 D2 Q_{B} D3 \mathbf{Q}_{C} D4 \mathbf{Q}_{D} **D**5 **RCO** D₆ D7

(置数归零法)

例2:设计一个00010111序列信号发生器

方法3: 移位寄存器+反馈电路设计(逻辑门 or译码器 or数据选择器)



例2:设计一个00010111序列信号发生器

方法3: 移位寄存器+反馈电路设计(逻辑门 or译码器 or数据选择器)

具体方法

□ 确定移位寄存器的位数。

序列信号长度为L,则移位寄存器的位数n 应满足:

$2^n \ge L$


试探法: n 为满足条件的最小值,将序列数据循环左移, 画状态图。检查状态图中所有 L个状态是否两两不 同,是,则n 值可用;否则取n+1,重复上述操作。

- □ 画状态转换表,确定左移时最低位输入的卡诺图,求出 表达式。如果有无关项,检察电路的自启动能力
- □ 实现最低位反馈输入(逻辑门 or 译码器 or 数据选择器)
- □ 取移位寄存器的某位输出即为所要求的序列信号。

1. 确定移位寄存器位数

序列长度L=8,则n=3

2. 状态转换图




用74194的低3位 $Q_BQ_CQ_D$ 输出

例2:设计一个00010111序列信号发生器

方法3: 移位寄存器+反馈电路设计

3. 状态转换真值表






 Q_1Q_0

4.卡诺图化简

例2: 设计一个 00010111序列信号发生器 1~4. 同上

方法3: 移位寄存器+反馈电路设计

 $L_{IN} = Q_B Q_C' Q_D + Q_B' Q_C + Q_B' Q_D'$



例2: 设计一个 00010111序列信号发生器 1~4. 同上


方法3: 移位寄存器+反馈电路设计

$$L_{\rm IN} = Q_{\rm B}Q_{\rm C}'Q_{\rm D} + Q_{\rm B}'Q_{\rm C} + Q_{\rm B}'Q_{\rm D}'$$

 $= \sum m (0, 2, 3, 5)$

转换为最小 项表达式 Q_BQ_CQ_D分别接74138的地 址输入端CBA,则:

Y₀, Y₂, Y₃, Y₅分别被译 中时, 反馈回1,否则反馈回0



序列信号发生器设计方法总结


方法总结

特殊类型

- □ 使用环形计数器设计
- □ 使用扭环计数器设计


任意类型

- □ 使用D触发器设计
- □ 使用计数器 + 数据选择器设计;
- □ 用移位寄存器+反馈电路设计(逻辑门 or译码器 or数据选择器)
- □ 用计数器 + PROM设计




考核方法

讲课 —— 44 学时 实验 —— 20 学时 64 学时 总计 5. 由寄存器芯片 74LS194 构成的电路如下图所示,Q_DQ_CQ_BQ_A 是数据并行输出端,初始值为 0000。ABCD 是数据并行输入端,D_R 是右移串行输入端,M_B 和 M_A 是方式控制端(M_BM_A=01 表示右移工作方式)。下面绘出的对该财序电路的分析存在错误的是(



七、(15分)试用上升沿触发的 JK 触发器设计一同步时序电路,其状态转换图如下图所示,X 为电路的输入信号,Z 为电路的输出信号,请列出状态方程、驱动方程和输出方程,画出逻辑电路图。



寄存器芯片的应用

③ 7-bit 串/并行转换器

工作分析


- 1.CR=0,寄存器清零, $F_7F_6F_5F_4F_3F_2F_1F_0 = 000000000$
- 2.∵F₇ =0,∴ S₁S₀ =11, 是并行输入方式
- 3. CP↑,并行输入,即 F₇F₆F₅F₄F₃F₂F₁F₀ = 1111110D₆
 - $:: S_1S_0 = 10$,是左移工作方式
 - CP↑,左移,即 F₇F₆F₅F₄F₃F₂F₁F₀=111110D₆D₅
 - CP↑, 左移, 即 F₇F₆F₅F₄F₃F₂F₁F₀ = 111110D₆D₅D₄

.....

反向后, S₀=1,S₁S₀ =11,下一刻并入

CP↑, 左移, 即 F₇F₆F₅F₄F₃F₂F₁F₀=0D₆D₅D₄D₃D₂D₁D₆

4. 返回步骤2



寄存器芯片的应用

③ 串/并行转换器

