### 数字逻辑设计

Digital Logic Design


高翠芸 School of Computer Science gaocuiyun@hit.edu.cn

### **Unit 9 Registers and Counters**




- 基本寄存器(Registers)
- 移位寄存器 (Shift Registers)
- 计数器 (Counters)
- 节拍发生器(Beat Generator)

- 一个n位寄存器由n个触发器构成,能存放n 位二进制数。
- 各种触发器均能构成寄存器,用 D 触发器最简单。




功能	条件	寄存器输出
异步清零	CIrN=0	$Q_3Q_2Q_1Q_0=0000$
保持	CIrN=1,且Load=0	$Q^{n+1}_{3}Q^{n+1}_{2}Q^{n+1}_{1}Q^{n+1}_{0}=Q^{n}_{3}Q^{n}_{2}Q^{n}_{1}Q^{n}_{0}$
写入	CIrN=1, Load=1, clk ↓	$Q_3Q_2Q_1Q_0=D_3D_2D_1D_0$
读出	En=0	$Q_3Q_2Q_1Q_0=D_3D_2D_1D_0$

### Transferring data between registers



- Register A to Q: en=1,load=1, clk †
- Register B to Q: en=0,load=1, clk


### •利用三态总线进行数据传送



- Register A to G, H: EF=00, 且LdG=1,LdH=1, clk ↑
- Register B to G, H: EF=01, 且LdG=1,LdH=1, clk ↑

■ 具有累加功能的并行加法器1


$$X=X+Y$$



- 1. 初始化清零: CIrN=0,则Q<sub>n ....</sub>Q<sub>0</sub>=0,即X<sub>n ....</sub>X<sub>0</sub>=0
- 2. CIrN=1, 将yi送到全加器输入端
- 3. 执行S<sub>i</sub>=y<sub>i</sub>+x<sub>i</sub>
- 4. 存储累加和: CIrN=1, Ad=1, CLK ↑ 到来时, 寄存器 Q<sub>i</sub>=S<sub>i</sub>

■ 具有累加功能的并行加法器2

X=X+Y




■ 初始化:

Ld=1, 则CE=1, 当ck↑到来时, Q<sub>i</sub>=y<sub>i</sub>即y<sub>i</sub>→ x<sub>i</sub>,将x<sub>i</sub>送到全加器的另一个输入端

■ 送入第二个操作数y<sub>i</sub>,执行S<sub>i</sub>=y<sub>i</sub>+x<sub>i</sub>

■ 具有累加功能的并行加法器2



■ 初始化:

Ld=1, 则CE=1, 当ck↑到来时, Q<sub>i</sub>=y<sub>i</sub>即y<sub>i</sub>→ x<sub>i</sub>,将x<sub>i</sub>送到全加器的另一个输入端


- 送入第二个操作数y<sub>i</sub>,执行S<sub>i</sub>=y<sub>i</sub>+x<sub>i</sub>
- Ld=0, Ad=1, ck ↑ : Then x<sub>i</sub>=s<sub>i</sub>
- 保持: Ld=0, Ad=0

### **Unit 9 Registers and Counters**

- 基本寄存器(Registers)
- 移位寄存器(Shift Registers)
- 计数器 (Counters)
- 节拍发生器(Beat Generator)

### 移位寄存器 (Shift Registers)


- 单向移位寄存器——
  - 寄存器里存储的数据在移位脉冲的作用下依次的左移或右移。
  - 可以实现代码的串行→并行转换、数值运算和数据处理等。




串行输出:最后一个触发器的输出作为整个电路的输出。

右移:数据从串行输入端送入,应该先送最低位。


### (2). 串入/并出(Serial in / Parallel out)S/P signal convertor





### 移位寄存器 (Shift Registers)

### (3). 并入/并出(Parallel in / Parallel out)



Inj		Next				
Sh (Shift)	L (Load)	$Q_3^+$	$Q_{2}^{+}$	$Q_1^+$	$Q_0^{\ +}$	Action
0	0	$Q_3$	$Q_2$	$Q_1$	$Q_0$	No change
0	1	$D_3$	$D_2$	$D_1$	$D_0$	Load
1	X	SI	$Q_3$	$Q_2$	$Q_1$	Right shift


### 移位寄存器 (Shift Registers)

### 2. Applications—


(1).环形计数器(Ring Counter)

### • 计数器:

一种能在输入信号的作用下依次循环通过预定状态的时序逻辑电路。




### 常用状态图



- 优点: 电路简单. 输出具有二进制译码器的特点
- 缺点: 只使用了 n 个状态 (total states: 2<sup>n</sup>)

不能自启动,需要预置


### 移位寄存器 (Shift Registers)



### 移位寄存器 (Shift Registers)

### 2. Applications


(2).扭环形计数器 (Johnson Counter / Twisted Ring Counter)



带反馈的右移寄存器


# 常用状态图 只使用了2n个状态;<br/>不能自启动,需要预置 0000 1000 1110 0001 0111 1111 模8计数器 电路具有格雷码的特点

### 不常用状态图




### 移位寄存器 (Shift Registers)

### 环形计数器波形图




### 扭环形计数器波形图



### 扭环形计数器构成节拍发生器

4位扭环形计数器可构成8节拍发生器 T0 ~ T7, 但需加译码电路。



	输入			译码输出							
$Q_3$	$Q_2$	$Q_1$	$Q_0$	Y <sub>0</sub>	<b>Y</b> <sub>1</sub>	Y <sub>2</sub>	Y <sub>3</sub>	<b>Y</b> <sub>4</sub>	<b>Y</b> <sub>5</sub>	Y <sub>6</sub>	<b>Y</b> <sub>7</sub>
0	0	0	0	1	0	0	0	0	0	0	0
1	0	0	0	0	1	0	0	0	0	0	0
1	1	0	0	0	0	1	0	0	0	0	0
1	1	1	0	0	0	0	1	0	0	0	0
1	1	1	1	0	0	0	0	1	0	0	0
0	1	1	1	0	0	0	0	0	1	0	0
0	0	1	1	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	0	0	1

### 优点:

- 无险象:由于电路在每次状态转换时,只有一位触发器改变状态,电路译码时不会产生竞争冒险现象
- •后级每个译码门只需要2个输入端


### 移位寄存器 (Shift Registers)


### □ 环形、扭环形计数器总结——


特点: 在移位寄存器的基础上, 增加反馈逻辑电路组成。

用途:

- 构成特殊编码的计数器(非二进制计数器)
- 环形计数器和扭环形计数器在计算机中可用于组成时序信号发生器(节拍发生器)







## $\mathbf{1. \hat{m} \lambda \hat{f}} = \overline{\mathbf{A}_3} \mathbf{W_{AC}} + \overline{\mathbf{C}_4} \mathbf{W_R} + \overline{\mathbf{C}_2} \mathbf{W_L}$ $\mathbf{D_2} = \overline{\mathbf{A}_2} \mathbf{W_{AC}} + \overline{\mathbf{C}_3} \mathbf{W_R} + \overline{\mathbf{C}_1} \mathbf{W_L}$ $\mathbf{D_1} = \overline{\mathbf{A}_1} \mathbf{W_{AC}} + \overline{\mathbf{C}_2} \mathbf{W_R} + \overline{\mathbf{C}_0} \mathbf{W_L}$

$$C_3^{n+1} = D_3$$
 $C_2^{n+1} = D_2$ 
 $C_1^{n+1} = D_1$ 

### (1) 写入:将 $A_1 \sim A_3$ 存放在寄存器中

Let: 
$$W_{AC} = 1$$
,  $W_{R} = W_{L} = 0$ 

$$\hat{\mathbf{h}}$$
入方程 
$$\begin{cases} D_3 = \overline{A}_3 \circ \mathbf{1} + \overline{C_4} \circ \mathbf{0} + \overline{C_2} \circ \mathbf{0} &= A_3 \\ D_2 = \overline{A_2} \circ \mathbf{1} + \overline{C_3} \circ \mathbf{0} + \overline{C_1} \circ \mathbf{0} &= A_2 \\ D_1 = \overline{A_1} \circ \mathbf{1} + \overline{C_2} \circ \mathbf{0} + \overline{C_0} \circ \mathbf{0} &= A_1 \end{cases}$$

When cp †

次态方程 
$$\begin{cases} C_3^{n+1} = D_3 = A_3 \\ C_2^{n+1} = D_2 = A_2 \\ C_1^{n+1} = D_1 = A_1 \end{cases}$$

### (2) 右移

Let: 
$$W_R = 1$$
,  $W_L = W_{AC} = 0$   
When cp †

### (3) 左移


### (4) 读出

Let:  $W_{CB} = 1$ 

输出方程 
$$\begin{cases} B_3 = \overline{C_3} \, \overline{W}_{CB} = \overline{C_3} \\ B_2 = \overline{C_2} \, \overline{W}_{CB} = \overline{C_2} \end{cases} \qquad B_3 = C_3$$
 
$$B_2 = C_2$$
 
$$B_1 = \overline{C_1} \, \overline{W}_{CB} = \overline{C_1} \qquad B_1 = C_1$$



- 寄存器每一个操作(写入、左移、右移)都是在<mark>节拍的控制</mark>(节拍脉冲CP和节拍电平Wac、Wr、WI)下完成的。
- 不改变触发器状态的操作(读出),只需要节拍电位.



### 用Verilog实现移位寄存器

### 程序1: 串入并出8位移位寄存器模块

### 用Verilog实现移位寄存器

#### 程序2:通用4位移位寄存器模块

```
module Vrshrq4u (CLK, CLR, RIN, LIN, S0, S1, A, B, C, D, QA, QB, QC, QD
 input CLK, CLR, S0, S1, RIN, LIN, A, B, C, D;
 output reg QA, QB, QC, QD;
 always @ (posedge CLK)
  if (CLR == 1'b1) \{QA,QB,QC,QD\} <= 4'b0;
  else case ({S1,S0})
   2'b00:;
                                // Hold
   2'b01: {QA,QB,QC,QD} <= {RIN,QA,QB,QC}; // Shift right
   2'b10: {QA,QB,QC,QD} <= {QB,QC,QD,LIN}; // Shift left
   2'b11: {QA,QB,QC,QD} <= {A,B,C,D}; // Load
   default: {QA,QB,QC,QD} <= 4'bx; // should not occur
  endcase
endmodule
```

### **Unit 9 Registers and Counters**

- 基本寄存器(Registers)
- 移位寄存器 (Shift Registers)




- 计数器 (Counters)
- 节拍发生器(Beat Generator)

	分类方式	种类	特点	电路框图示例		
时序逻	按照时钟	同步时序—	■ 特点: 所有的时钟端连接在 一起,状态的改变同时发生( 在数字系统中用到的最多)	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$		
	信号的连 接方式	异步时序—	<ul><li>▶ 没有统一的时钟脉冲同步,状态的改变有先有后,不同时发生</li><li>▶ 容易产生毛刺</li></ul>	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$		
辑电路	按照电路 输出与输入及电路	摩尔型电路 ( <i>Moor</i> e)	■ 电路的 <mark>输出仅与现态有关</mark> , 与电路的 <mark>输入无关</mark> ;或者直接 以电路状态作为输出。	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$		
	状态的关 系	米里型电路 ( <i>Mealy</i> )	■ 电路输出与电路的 <mark>现态</mark> 及电 路的 <mark>输入均有关</mark> ;	B <sub>3</sub> B <sub>2</sub> B <sub>1</sub> CP CP R <sub>n</sub>		

### 计数器?

一种能在输入信号作用下依次通过预定状态的时序逻辑电路, 是数字系统和计算机广泛使用的逻辑器件,可用于计数、分频、 定时、控制等。



- 由一组触发器构成, 计数器中的"数"是用触发器的状态组合来表示的。
- 计数器在运行时,所经历的状态是周期性的,总是在有限个状态中循环。
- 将一次循环所包含的<mark>状态总数</mark>称为计数器的"模",记为N,包含n个触发器的最大模值N = 2<sup>n</sup>。
- 把作用于计数器的时钟脉冲称为计数脉冲,用 CP (或 CLK)表示。

### □ 计数器的种类

### 按触发方式分

- 同步计数器
- 异步计数器

### 按功能分

- 加法计数器
- 减法计数器
- 可逆计数器


### 时序逻辑电路的分析方法

确定系统变量(输入变量、输出变量、状态变量)

- ① 列驱动方程(控制函数)
- ② 列输出方程(输出函数)
- ③ 列状态方程(次态方程)
- ④ 列写状态转换表
- ⑤ 画出状态图
- ⑥ 画出波形图(如必要)

### 异步计数器





### ① 输入方程

$$J_{1} = K_{1} = 1 \qquad CP_{1} \downarrow$$

$$J_{2} = K_{2} = 1 \qquad CP_{2} = Y_{1} \downarrow$$

$$J_{3} = K_{3} = 1 \qquad CP_{3} = Y_{2} \downarrow$$

### ② 次态方程

$$Y_1^{n+1} = J_1 \overline{Q}_1 + \overline{K}_1 Q_1 = \overline{Y}_1$$

$$Y_2^{n+1} = J_2 \overline{Q}_2 + \overline{K}_2 Q_2 = \overline{Y}_2$$

$$Y_3^{n+1} = J_3 \overline{Q}_3 + \overline{K}_3 Q_3 = \overline{Y}_3$$

### ③状态转换表

	$\mathbf{Y}_3 \mathbf{Y}_2 \mathbf{Y}_1$	$Y_3^{n+1}$	$\mathbf{Y}_{2}^{\mathrm{n+1}}$	$\mathbf{Y_1}^{\mathbf{n+1}}$	CP <sub>3</sub> CP <sub>2</sub> CP <sub>1</sub>
1	0 0 0	0	0	1	Ţ
2	0 0 1	0	1	0	ŢŢ
3	0 1 0	0	1	1	Ţ
4	0 1 1	1	0	0	
5	1 0 0	1	0	1	
6	1 0 1	1	1	0	ŢŢ
7	1 1 0	1	1	1	
8	1 1 1	0	0	0	ŢŢŢ

$$J_{1} = K_{1} = 1 \qquad CP_{1} \downarrow$$

$$J_{2} = K_{2} = 1 \qquad CP_{2} = Y_{1} \downarrow \longrightarrow$$

$$J_{3} = K_{3} = 1 \qquad CP_{3} = Y_{2} \downarrow$$


$$Y_1^{n+1} = J_1 \overline{Q}_1 + \overline{K}_1 Q_1 = \overline{Y}_1$$

$$Y_2^{n+1} = J_2 \overline{Q}_2 + \overline{K}_2 Q_2 = \overline{Y}_2$$

$$Y_3^{n+1} = J_3 \overline{Q}_3 + \overline{K}_3 Q_3 = \overline{Y}_3$$


# 异步计数器

## ④波形图




# 异步计数器

- 外接时钟源只作用于最低位触发器,高位触发器的时钟信号通常由低位触发器的输出提供,高位触发器的 翻转有待低位触发器翻转后才能进行。
- 每一级触发器都存在传输延迟,位数越多计数器工作 速度越慢,在大型的数字设备中较少采用。



# 同步计数器





#### 1.输入方程

$$D_{3} = \overline{Y}_{3}Y_{2}Y_{1} + Y_{3}\overline{Y}_{2} + Y_{3}\overline{Y}_{1}$$

$$= \overline{Y}_{3}Y_{2}Y_{1} + Y_{3}\overline{Y}_{2}\overline{Y}_{1}$$

$$D_2 = Y_2Y_1 + Y_2Y_1$$
  
 $D_1 = Y_1$ 

#### 2.次态方程

$$Y_1^{n+1} = D_1$$
  
 $Y_2^{n+1} = D_2$   
 $Y_3^{n+1} = D_3$ 


	$\mathbf{Y}_3 \mathbf{Y}_2 \mathbf{Y}_1$	$Y_3^{n+1}$	$\mathbf{Y_2}^{\mathbf{n+1}}$	$Y_1^{n+1}$	CP
1	0 0 0	0	0	1	JL
2	0 0 1	0	1	0	JL
3	0 1 0	0	1	1	JL
4	0 1 1	1	0	0	JL
5	1 0 0	1	0	1	JL
6	1 0 1	1	1	0	ſ
7	1 1 0	1	1	1	JL
8	1 1 1	0	0	0	JL

#### 次态方程

$$Y_1^{n+1} = D_1$$
  
 $Y_2^{n+1} = D_2$   
 $Y_3^{n+1} = D_3$ 


输入方程 
$$D_3 = \overline{Y}_3 Y_2 Y_1 + Y_3 \overline{Y}_2 + Y_3 \overline{Y}_1$$
  
 $= \overline{Y}_3 Y_2 Y_1 + Y_3 \overline{Y}_2 \overline{Y}_1$   
 $D_2 = \overline{Y}_2 Y_1 + Y_2 \overline{Y}_1$   
 $D_1 = \overline{Y}_1$ 

# 同步计数器



# 同步计数器

#### Example



#### 1.输入方程

$$D_{3} = Y_{3}Y_{1} + Y_{2}Y_{1}$$

$$D_{2} = Y_{2}Y_{1} + Y_{3}Y_{2}Y_{1}$$

$$D_{1} = Y_{1}$$

#### 2.次态方程

$$Y_1^{n+1} = D_1$$
  
 $Y_2^{n+1} = D_2$   
 $Y_3^{n+1} = D_3$ 

#### 4.状态转换表

	$\mathbf{Y}_3 \mathbf{Y}_2 \mathbf{Y}_1$	$Y_3^{n+1}$	$\mathbf{Y}_{2}^{n+1}$	$\mathbf{Y_1}^{n+1}$	CP
1	0 0 0	0	0	1	JL
2	0 0 1	0	1	0	JL
3	0 1 0	0	1	1	JL
4	0 1 1	1	0	0	JL
5	1 0 0	1	0	1	JL
6	1 0 1	0	0	0	1
7	1 1 0	1	1	1	
8	1 1 1	1	0	0	<u>JL</u>

## 输入方程

$$D_{3} = Y_{3}Y_{1} + Y_{2}Y_{1}$$

$$D_{2} = Y_{2}Y_{1} + Y_{3}Y_{2}Y_{1}$$

$$D_{1} = Y_{1}$$


#### 3.次态方程

$$\begin{cases} Y_1^{n+1} = D_1 \\ Y_2^{n+1} = D_2 \\ Y_3^{n+1} = D_3 \end{cases}$$

#### 5.状态图

同步模6加法

计数器



# 同步计数器

- 所有触发器的<mark>时钟端并联在一起</mark>,受控于同一个外接 时钟源
- 所有触发器同时翻转,不存在时钟到各触发器输出的 传输延迟的积累
- 同步计数器的工作频率只与一个触发器的时钟到输出的传输延迟有关,所以它的工作频率比异步计数器高
- 由于各触发器同时翻转,因此,同步计数器的输出不会产生毛刺
- 缺点:结构比较复杂(各个触发器的输入由多个Q输出的组合逻辑得到),所以用到元件较多。

#### 程序3: 4位通用二进制计数器模块

```
module Vrcntr4u ( CLK, CLR, LD, ENP, ENT, D, Q, RCO );
 input CLK, CLR, LD, ENP, ENT;
 input [3:0] D;
 output reg [3:0] Q;
 output reg RCO;
 always @ (posedge CLK) // Create the counter f-f behavior
  if (CLR) Q \leq 4'd0;
  else if (LD) Q \leq D;
  else if (ENT && ENP) Q \le Q + 1;
  else 0 \le 0;
 always @ (Q or ENT) // Create RCO combinational output
  if (ENT && (Q == 4'd15)) RCO = 1;
  else
                    RCO = 0;
endmodule
```

#### 程序4: 4位十进制计数器模块

```
module Vrcntr4udec (CLK, CLR, LD, ENP, ENT, D, Q, RCO);
 input CLK, CLR, LD, ENP, ENT;
 input [3:0] D;
 output reg [3:0] Q;
 output reg RCO;
 always @ (posedge CLK) // Create the counter f-f behavior
  if (CLR)
         Q <= 4'd0;
  else if (LD) Q \leq D;
  else if (ENT && ENP && (Q == 4'd9)) Q <= 4'd0;
  else if (ENT && ENP) Q \le Q + 1;
                  Q \leq Q;
  else
 always @ (Q or ENT) // Create RCO combinational output
  if (ENT && (Q == 4'd9)) RCO = 1;
  else
                    RCO = 0;
endmodule
```

#### 程序5: 余3十进制计数器模块

```
module Vrexcess3 ( CLK, CLR, LD, ENP, ENT, D, Q, RCO );
 input CLK, CLR, LD, ENP, ENT;
 input [3:0] D;
 output reg [3:0] Q;
 output reg RCO;
 always @ (posedge CLK) // Create the counter f-f behavior
                            Q <= 4'd3;
  if (CLR)
                        Q \leq D;
  else if (LD)
  else if (ENT && ENP && (Q == 4'd12)) Q <= 4'd3;
  else if (ENT && ENP)
                     Q \le Q + 1;
  else
                           0 <= 0;
 always @ (Q or ENT) // Create RCO combinational output
  if (ENT && (Q == 4'd12))
                           RCO = 1;
                           RCO = 0;
  else
endmodule
```

#### 程序6: 4位递增/递减计数器模块

```
module Vrupdn4 (CLK, CLR, LD, ENP, ENT, UPDN, D, Q, RCO);
 input CLK, CLR, LD, ENP, ENT, UPDN;
 input [3:0] D;
 output reg [3:0] Q;
 output reg RCO;
 always @ (posedge CLK) // Create the counter f-f behavior
                             Q <= 4'b0;
  if (CLR)
  else if (LD)
                             Q \leq D;
  else if (ENT && ENP && UPDN) Q \le Q + 1;
  else if (ENT && ENP && !UPDN) Q \leq Q - 1;
                             0 <= 0;
  else
 always @ (Q or ENT or UPDN) // Create RCO combinational output
       (ENT \&\& UPDN \&\& (Q == 4'd15)) RCO = 1;
  else if (ENT && !UPDN && (Q == 4'd0)) RCO = 1;
                             RCO = 0;
  else
endmodule
```

# **Unit 9 Registers and Counters**

- 基本寄存器(Registers)
- 移位寄存器 (Shift Registers)
- 计数器 (Counters)



■ 节拍发生器(Beat Generator)

# 节拍发生器


#### 节拍发生器(顺序脉冲发生器)——

#### 定义

在每个<mark>循环周期</mark>内, 在时钟脉冲的作用下, 产生一组在时间上有一定先后顺序的脉冲信号

#### 作用

数字系统和计算机的控制部件利用顺序脉冲形成所需要的各种控制信号,使某些设备按照事先规定的顺序进行运算或操作



#### 例如:


执行 result = A+10;



- ①启动控制器工作
- ②发送指令地址
- ③取出指令
- ④发送操作数地址

- ⑤取出操作数
- ⑥通知运算器计算
- ⑦发送保存结果的地址!
- ⑧保存结果

# 节拍发生器



#### 4.状态转换表

	$\mathbf{Y_2} \mathbf{Y_1}$	$Y_2^{n+1}$	$Y_1^{n+1}$	CP <sub>2</sub> CP <sub>1</sub>
1	0 0	0	1	Ţ
2	0 1	1	0	ŢŢ
3	1 0	1	1	Ţ
4	1 1	0	0	


## 输入方程

$$J_1=K_1=1$$
 ,  $CP_1$   $\downarrow$   $J_2=K_2=1$  ,  $CP_2=Y_1$   $\downarrow$ 

## 次态方程


$$Y_1^{n+1} = J_1 \overline{Q}_1 + \overline{K}_1 Q_1 = \overline{Y}_1$$

$$Y_2^{n+1} = J_2 \overline{Q}_2 + \overline{K}_2 Q_2 = \overline{Y}_2$$






4-节拍发生器( $W_0 \sim W_3$ )




#### 2.次态方程

$$Y_1^{n+1} = Y_2, Y_2^{n+1} = Y_3, Y_3^{n+1} = Y_4, Y_4^{n+1} = Y_4 + Y_3 + Y_2$$

#### 3.状态转换表



#### 4.状态图




$$Y_1^{n+1} = Y_2, Y_2^{n+1} = Y_3, Y_3^{n+1} = Y_4, Y_4^{n+1} = Y_4 + Y_3 + Y_2$$

# **CP** $R_d$ $Y_4$ $\mathbf{Y_3}$ $m_1$ $\mathbf{Y_2}$ $m_2$ $\mathbf{Y_1}$ $W_1$ $W_2$

#### 5.波形图

R - Y <sub>4</sub>	S - Y <sub>2</sub>	Q <sub>n+1</sub>	
1	1	Qn	$\mathbf{Q}_{n}$
0	1	0	1
1	0	1	0
0	0	_	_

R - Y <sub>2</sub>	S - Y <sub>4</sub>	$Q_{n+1}$ $(W_2 = \overline{Q})$	
1	1	Q <sub>n</sub>	$Q_n$
0	1	0	1
1	0	1	0
0	0	_	_





■ W<sub>1</sub>\_m<sub>1</sub>: 节拍电位\_节拍脉冲

■ W<sub>2</sub>\_m<sub>2</sub>: 节拍电位\_节拍脉冲

## 用Verilog实现节拍发生器

#### 程序7:6相时序发生器模块

```
module Vrtimegen6 (CLK, RESET, RUN, RESTART, PL);
 input CLK, RESET, RUN, RESTART;
 output [1:6] P L;
 reg [1:6] IP; // internal active-high phase signals
 reg T1; // first tick within phase
 always @ (posedge CLK)
  if (RESET == 1) begin T1 <= 1; IP <= 6'b0; end
  else if ((IP == 6'b0) || (RESTART == 1))
    begin T1 <= 1; IP <= 6'b100000; end
  else if (RUN == 1)
    begin T1 \leq ~T1; if (T1==0) IP \leq {(IP[1:5]==0),IP[1:5]}; end
 assign P L = \simIP; // active-low phase outputs
endmodule
```

# **Unit 9 Registers and Counters**

- 基本寄存器(Registers)
- 移位寄存器 (Shift Registers)
- 计数器 (Counters)
- 节拍发生器(Beat Generator)