VLSI复习

- 第一章
  - 化简：B+B`C=B+C
- 第三章
  - 数电用的是TTL在截止区（0）和饱和区（1）
    - 截止区：认为c,e断开
    - 饱和区：认为Uce很小
  - TTL非门不好用，有TTL反相器
    - 输入级、倒相级、输出级
    - 传输特性（4段）
    - **输入端的负载特性**
      - 小电阻（<0.7kΩ）认为是低电平
      - 大电阻或者悬空（>1.5kΩ）认为是高电平
      - 电压表接地（如果旁边没有其他的东西）可以认为是大电阻所以是高电平
    - 动态特性
      - 延迟
      - 尖峰电流（输出从0到1）
  - 与非门、或非门
    - 与非门只有11和00【因为钳位】
  - OC门
    - 少一个TTL
    - 实现线与、电平转换、高电平值不固定
    - ~~（53,54,55没看）【被删了直接没讲】~~
  - TS门
    - ~~问题：高阻态下测输出端电压时多少，是0吗~~

      高阻态就按照断路进一步分析，这里结果为0是因为电压表还接地了
- 第四章（组合逻辑1）
  - 组合逻辑电路的分析
    - 电路图->表达式（化简）->真值表->功能
  - 组合逻辑电路的设计
    - 功能->真值表->表达式（化简）->电路图
  - 常用的组合逻辑
    - 8线-3线编码器

2337427975何宗霖

扫描全能王
3亿人都在用的扫描App

- 优先编码器 74HC148
- 74HC138译码器
- **设计的时候可以加上缓冲级**
- 7段显示译码器
- 4选1地址选择器
- 8选1数据选择器74LS151
  - 两个输出（D和D`）
- 全加器、半加器
  - 异或=与非 与 或
  - 同或有没有圈圈
    > 只有“=”的没有，另一种表达式异或加一个圈圈
  - AB+AC+BC可以通过AB+C&（A异或B）实现【是正确的】
- 多位数加法器
  - 串行（一个全加器有3个门的延迟）
  - 并行 74LS283（4位）【逻辑是老老实实一位一位算，或者4位4位算，哪一块只要有后来的进位，哪一块就是高位】（只需要4个延迟）
  - 延迟
- 数值比较器
  - 理解1位即可
  - 74LS85（4位）
- 常用组合逻辑电路的应用
- 【按要求设计】
  - 74138：如果本身输出就是低电平有效的话，求或就只需要与非起来
  - 数据选择器：n位地址的数据选择器可以产生任何形式变量数不大于n+1的组合逻辑函数
    - n+1的组合逻辑：前n位视为地址，剩的1位视为数据
- 第五章（组合逻辑2）
  - 编码器扩展
    - 16-4编码器
  - 译码器扩展
    - 4-16译码器（这个好理解一点）
  - 数据选择器
    - 位的扩展+字的扩展
  - 数值比较器扩展
  - 设计题：要求速度，串行速度慢（不太可能）
- 第六章（verilog代码）

2337427275何宗霖

扫描全能王
3亿人都在用的扫描App

    - 模块描述：input : wire,output: wire/reg, inout : wire
    - 模块调用：input : wire/reg,output: wire, inout : wire
    - assign不能对reg用
    - always@(*)表示对所有信号
    - **assign s=~s是不对的**
        - 但是reg是可以的：q<=~q
    - else必须写
- 第七章（时序逻辑电路）
    - 3个方程
        - 驱动方程
        - 状态方程（从驱动到状态用的是触发器的特性方程）
        - 输出方程
    - 时序逻辑的分析
        - 电路图->表达式*3->>功能
    - 寄存器（一个触发器可以寄存一位）
        - resetn到底使用Posedge还是negedge

          看是低电平有效还是高电平有效
        - 代码
            - q <= {q[2:0],serial_in}左移
            - q <= {q[WIDTH-2:0],show_in}左移
            - q <= {show_in，q[WIDTH-1:1],}右移
    - 计数器【功能：分频】
        - 同步计数器（T触发器）
            - 二进制加法（T触发器设计）
                - 功能->表达式*3->状态转换表+状态转化图【低位都准备好为1】
            - 二进制减法（T触发器设计）
                - 功能->表达式*3->状态转换表+状态转化图【低位都准备好为0】
            - 十进制加法（T触发器设计）
                - 功能->表达式*3->状态转换表+状态转化图【不考】
            - 十进制减法（T触发器设计）
                - 功能->表达式*3->状态转换表+状态转化图
        - 异步计数器（D触发器）
            - 加法：CLK只加在最低位，高位的脉冲接在低位的Q端【低位下降沿翻转】
            - 减法：CLK只加在最低位，高位的脉冲接在低位的Q`端【低位上升沿翻转】
            - **重点在画波形图**

233742759何宗霖

扫描全能王
3亿人都在用的扫描App

- 集成芯片
  - 二进制
    - 74LS161（异步清零，同步置数）
    - **看懂功能表：如果要求了时钟信号上升沿就是同步，“X”就是异步**
    - 74LS163（同步清零，异步置数）
  - 十进制
    - 74LS160（异步清零，同步置数）
    - 74LS162（同步清零，异步置数）
- 任意进制计数器
  - 小进制
    - 置零法 P50的进位是不是错了【是的】
    - 置数法
    - **【注】： 1111时候的进位为1**
    - **【注】：异步置数的进位输出需要注意，如果最后一个状态是暂态，用前一个有效状态作为进位输出**
  - 大进制
    - M可以因式分解
      - 串行：低位信号输出作为高位的时钟信号（类似异步加法器）
      - 并行：低位信号输出作为高位的使能信号
      - 【总的来说】都是实现低位x个，高位计1个
    - M不能因式分解
      - Cr=Rd
- 移位寄存器计数器
  - 环形计数器
  - 扭环形计数器
    - 没有竞争冒险，每次只有一个触发器改变状态（和格雷码一样）
- 第九章
  - 半导体分类
    - ~~P8、9、10~~
    - SRAM要不要刷新
      - 不需要
- 第十章**【背波形图】**
  - 波形参数?
  - 施密特触发器【不需要电感电容】
    - 特点

233742795 何宗霖

扫描全能王
3亿人都在用的扫描App

        - 两个稳态
        - 电平触发
        - 电平转化陡
        - 有回差
        - 抗噪能力强
    - 两种形式（都是R1在左，R2在右）
        - 两个反相器：R1<R2
        - 双极性IC：R1>R2
    - 应用
        - 波形变换
        - 消除噪声
        - 幅度鉴别
- 单稳态触发器【需要电容】
    - 特点
        - 一个稳态一个暂稳态
        - 从暂稳态会自动返回稳态
        - 暂稳态持续的时间长短取决于电路内部参数，和脉冲的宽度和幅度无关
    - 两个应用：水龙头和声控灯
    - 两种形式：微分型+积分型
- 多谐振荡器【没有输入】
    - 特点
        - 不需要输入
        - 没有稳态
        - 又叫矩阵脉冲发生器
    - 三种形式
        - 环形振荡器
        - 用施密特触发器
        - 对称多谐振荡器
        - 非对称多谐振荡器
- 555定时器
    - 原理
        - 放电管Td（OC门）给外接电容放电的通路
        - 大大出小，小小出大，小大保持
        - 7号端口（TD）作用等价于Uo，但是要想起作用必须上拉电源+电阻
        - 6号端口接第一个运放的-级，2号端口接第二个运放的+级

233742759 河东霖

扫描全能王
3亿人都在用的扫描App

        - 当Uco端口有值的时候，标准从2/3以及1/3vcc到1以及1/2Uco（不是这里实现电平转换）
        - 实现电平转换：7号端口的上拉电源
    - 应用
        - 构成施密特触发器
        - 构成多谐振荡器
        - 构成单稳态触发器
    -
- 第十一章
    - DAC：按权展开+相加求和
        - 权电阻网络
            - 电阻网络：权重大（高位）R小，电流大
            - 电子开关
            - 求和电路
            - -Vref/(2^n)*NB
            - 优点：结构简单，缺点：阻值相当大
        - 双级权电阻网络
            - 放大2^n倍，插一个2^(n-1)的阻值
        - 倒T型电阻网络
            - 电阻只有并联的2R和串联的R
            - 电流每次分为1/2
        - 双极性输出DAC
            - Ib=|VB|/RB=I/2（100）
        - 分辨率、转换误差、线性度、转换速率
    - ADC
        - 采样、保持、量化、编码
            - 采样保持：采样要满足采样定理，保持用的是电容
            - 量化编码：1、只舍不入2、有舍有入（量化误差分别是1/8和1/15）
        - 并联比较型
            - n位需要2^(n-1)个比较器
- 代码
    - alway@(X)
    - case——endcase begin——end module——endmodule
    - #(parameter integer)
    - h表示十六进制

233742759何宗霖

扫描全能王
3亿人都在用的扫描App

- **取反**
- 不要少else
- 在过程赋值块里遇到判断，用的是进入这个块之前该状态的值

  如果该状态在块中发生改变，判断语句不会用新的状态，直到下一个周期状态改变
- ~x，按位取反
- -x，如果是signed 能够得到补码

233742275何宗霖

扫描全能王
3亿人都在用的扫描App