
Ver.8.8.1 2019/01/18

													2019/01/1	,
命令	ニーモニック	オペコート		アド	レッシ	ングモ	ード (数値は	ステー	- ト数)		フラグ	説明	1
HI II	命令 オペラント	OP Rd Rx	Drct	Index	Imm	FP Rlt	Reg	Imm4	Indr	B Indr	Othr	変化	876-93	
No Operation	NO	00h 0h 0h									3	×	何もしない	7
Load	LD Rd, EA	08h Rd EA	7	7	5	7	4	4	6	6		×	$Rd \leftarrow [EA]$	
Load	LD Rd,FLAG	10h Rd 0h					4					×	Rd ← FLAG	注(
Store	ST Rd, EA	10h Rd EA	6	6		6			5	5		×	$[Dsp] \leftarrow EA$	7
Add	ADD Rd,EA	18h Rd EA	7	7	5	7	5	4	6	6		0	$Rd \leftarrow Rd + [EA]$	7
Subtract	SUB Rd, EA	20h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd - [EA]	7
Compare	CMP Rd,EA	28h Rd EA	7	7	5	7	5	4	6	6		0	Rd - [EA]	
Logical And	AND Rd, EA	30h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd and [EA]	_
Logical Or	OR Rd,EA	38h Rd EA	7	7	5	7	5	4	6	6		0	$Rd \leftarrow Rd \text{ or } [EA]$	_
Logical Xor	XOR Rd, EA	40h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd xor [EA]	
Add with Scale	ADDS Rd,EA	48h Rd EA	8	8	6	8	6	5	7	7		0	$Rd \leftarrow Rd + [EA]*2$	_
Multiply	MUL Rd, EA	50h Rd EA	57	57	55	57	55	54	56	56		0	$Rd \leftarrow Rd \times [EA]$	_
Divide	DIV Rd,EA	58h Rd EA	73	73	71	73	71	70	72	72		0	Rd ← Rd / [EA]	1
Modulo	MOD Rd,EA	60h Rd EA	73	73	71	73	71	70	72	72		0	Rd ← Rd % [EA]	_
Multiply Long	MULL Rd, EA	680h Rd E	57	57	55	57	55	54	56	56		0	$(Rd+1,Rd) \leftarrow Rd \times [EA]$	注:
													$Rd \leftarrow (Rd+1,Rd) / [EA],$	
Divide Long	DIVL Rd, EA	70h Rd EA	73	73	71	73	71	70	72	72		0	$Rd+1 \leftarrow (Rd+1,Rd) \% [EA]$	注:
Shift Left Arithmetic	SHLA Rd, EA	80h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	$Rd \leftarrow Rd \ll [EA]$	1
Shift Left Logical	SHLL Rd, EA	88h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	$Rd \leftarrow Rd \ll [EA]$	1
Shift Right Arithmetic	SHRA Rd, EA	90h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	$Rd \leftarrow Rd \gg [EA]$	7
Shift Right Logical	SHRL Rd, EA	98h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	$Rd \leftarrow Rd >>> [EA]$	1
Jump on Zero	JZ EA	A0h 0h EA	4/5	4/5					4/5			×	If (Z) $PC \leftarrow EA$	1
Jump on Carry	JC EA	A0h 1h EA	4/5	4/5					4/5			×	If (C) $PC \leftarrow EA$	1
Jump on Minus	JM EA	A0h 2h EA	4/5	4/5					4/5			×	If (S) PC \leftarrow EA	1
Jump on Overflow	JO EA	A0h 3h EA	4/5	4/5					4/5			×	if (V) PC ← EA	1
Jump on greater than	JGT EA	A0h 4h EA	4/5	4/5					4/5			×	If $(not (Z or (S xor V))) PC \leftarrow EA$	-
Jump on greater or equal	JGE EA	A0h 5h EA	4/5	4/5					4/5			×	if (not (S xor V)) PC ← EA	-
Jump on less or equal	JLE EA	A0h 6h EA	4/5	4/5					4/5			×	If $(Z \text{ or } (S \text{ xor } V)) \text{ PC} \leftarrow EA$	-
Jump on less than	JLT EA	A0h 7h EA	4/5	4/5					4/5			×	If (S xor V) PC ← EA	-
Jump on Non Zero	JNZ EA	A0h 8h EA	4/5	4/5					4/5			×	If (not Z) PC ← EA	1
Jump on Non Carry	JNC EA	A0h 9h EA	4/5	4/5					4/5			×	If (not C) PC ← EA	1
Jump on Non Minus	JNM EA	A0h Ah EA	4/5	4/5					4/5			×	If (not S) PC ← EA	1
Jump on Non Overflow	JNO EA	A0h Bh EA	4/5	4/5					4/5			×	If (not V) PC ← EA	1
Jump on higher	JHI EA	A0h Ch EA	4/5	4/5					4/5			×	If (not (Z or C)) $PC \leftarrow EA$	-
Jump on lower or same	JLS EA	A0h Eh EA	4/5	4/5					4/5			×	If $(Z \text{ or } C) PC \leftarrow EA$	-
Jump	JMP EA	A0h Fh EA	5	5					5			×	PC ← EA	1
Call subroutine	CALL EA	A8h Oh EA	6	6					6	l		×	$[SP] \leftarrow PC, PC \leftarrow EA$	-
Input	IN Rd,EA	B0h Rd EA	7						6	6		×	Rd ← IO[EA]	1
Output	OUT Rd,EA	B8h Rd EA	6						5	5		×	IO[EA] ← Rd	-
Push Register	PUSH Rd	C0h Rd 0h									5	×	[SP] ← Rd	1
Pop Register	POP Rd	C4h Rd 0h									6	×	Rd ← [SP++]	1
Return from Subroutine	RET	DOh Oh Oh									6	×	PC ← [SP++]	1
Return from Interrupt	RETI	D4h 0h 0h									9	×	$FLAG \leftarrow [SP++], PC \leftarrow [SP++]$	1
Enable Interrupt	EI	E0h 0h 0h									5	×	割込み許可	1
Disable Interrupt	DI	E4h 0h 0h									5	×	割込み禁止	1
Supervisor Call	svc	F0h 0h 0h									12	×	システムコール	1
Halt	HALT	FFh 0h 0h								<u> </u>	5	×	CPU停止	-1

アドレッシングモード (上の表中EAの詳細) に付いて

アドレッシンクモード(上の表中EAの詳細)に付いて								
アドレッシングモード	略記	ニーモニック	命令フォーマット		EA(実効アドレス)の決め方			
7 10 9 3 3 3 7 6 1	METAL	(EA部分の標記方法)	第1ワード	第2ワード	略記	解説		
Direct	Drct	OP Rd, Dsp	OP+0 Rd0h	Dsp	[Dsp]	Dsp番地]	
Indexed	Index	OP Rd, <u>Dsp, Rx</u>	OP+1 RdRx	Dsp	[Dsp+Rx]	(Dsp+Rx レジスタの内容)番地]	
Immediate	Imm	OP Rd, <u>#Imm</u>	OP+2 Rd0h	Imm	Imm	Immそのもの]	
FP Rerative	FP Rlt	OP Rd, Dsp4, FP	OP+3 RdD4		[Dsp4+FP]	(D4を符号拡張した値×2 + FPレジスタの内容)番地(D4=Dsp4/	2注	
Register	Reg	OP Rd, <u>Rs</u>	OP+4 RdRs		Rs	Rsレジスタの内容	1	
4bit Signed Immediate	Imm4	OP Rd, <u>#Imm4</u>	OP+5 RdI4		Imm4	I4を符号拡張した値そのもの	注	
Register Indirect	Indr	OP Rd <u>,0,Rx</u>	OP+6 RdRx		[Rx]	Rxレジスタの内容番地	1	
Byte Regsiter Indirect	B Indr	OP Rd, <u>@Rx</u>	OP+7 RdRx		[Rx]	Rxレジスタの内容番地(但し番地の内容は8bitデータ)	7	
Od	Othr	OP Rd	OP Rd0h			なし	٦	
Other	Othr	OP	OP 0h0h			なし	1	

注0:フラグからレジスタへの転送命令、オペコードは14h 注1: MUL、DIV命令ではRdlは偶数番号のレジスタ 注2: D4はDsp4(4bitディスプレースメント)の1/2の値 注3:14はImm4 (4bit即値)のこと 注4:アドレッシングモードによりOPの値が変化する



レンヘス情以		
	15	0
G0		_
G1		
G2		
G3		
G4		
G5		
G6		
G7		
G8		
G9		
G10		
G11		
G12(FP)		
SP(SSP/USP)		
USP		
	CPUレジスタ	

	レシ	ジスタの意	意味 二二二			
	G0-12	汎用レ	ジスタ			
CPUL	FP	フレーム	ムポインタ			
ジスタ	SSP	システム	ムスタックポインタ			
	USP	ユーザ	スタックポインタ			
	PC	プログ	ラムカウンタ			
		フラグ				
	FLAG	Е	割込み許可			
		P	特権モード			
PSW		Ι	I/O特権モード			
		V	オーバフロー			
		С	キャリー			
		S	符号			
		Z	ゼロ			
·	15 0					
РС						
FLAG	0000	0000	EPI0 VCSZ			
		P:	SW			

ダイレクト(*0) OP ショートイミディエイト(*5) OP Rd Imm4 Rd Dsp 0H レジスタインダイレクト(*6) O P Rd Rx インデクスド(*1) ΟP Rd Dsp Rx バイト・レジスタインダイレクト(*7) O P Rd Rx イミディエイト(*2) OP Rd 0H Imm レジスタ(*8) FP相対(*3) ΟP ΟP Rd 0H Rd Dsp4 レジスタレジスタ(*4) オペランドなし(*9) ΟP ΟP 00H Rd Rs

OP_		OP下位3ビット									
_		0	1	2	3	4	5	6	7		
	00000	NO(*9)									
	00001	LD(*0)	LD(*1)	LD(*2)	LD(*3)	LD(*4)	LD(*5)	LD(*6)	LD(*7)		
	00010	ST(*0)	ST(*1)		ST(*3)	LD(*8) ※ 1		ST(*6)	ST(*7)		
	00011	ADD(*0)	ADD(*1)	ADD(*2)	ADD(*3)	ADD(*4)	ADD(*5)	ADD(*6)	ADD(*7)		
	00100	SUB(*0)	SUB(*1)	SUB(*2)	SUB(*3)	SUB(*4)	SUB(*5)	SUB(*6)	SUB(*7)		
	00101	CMP(*0)	CMP(*1)	CMP(*2)	CMP(*3)	CMP(*4)	CMP(*5)	CMP(*6)	CMP(*7)		
	00110	AND(*0)	AND(*1)	AND(*2)	AND(*3)	AND(*4)	AND(*5)	AND(*6)	AND(*7)		
	00111	OR(*0)	OR(*1)	OR(*2)	OR(*3)	OR(*4)	OR(*5)	OR(*6)	OR(*7)		
	01000	XOR(*0)	XOR(*1)	XOR(*2)	XOR(*3)	XOR(*4)	XOR(*5)	XOR(*6)	XOR(*7)		
	01001	ADDS(*0)	ADDS(*1)	ADDS(*2)	ADDS(*3)	ADDS(*4)	ADDS(*5)	ADDS(*6)	ADDS(*7)		
	01010	MUL(*0)	MUL(*1)	MUL(*2)	MUL(*3)	MUL(*4)	MUL(*5)	MUL(*6)	MUL(*7)		
	01011	DIV(*0)	DIV(*1)	DIV(*2)	DIV(*3)	DIV(*4)	DIV(*5)	DIV(*6)	DIV(*7)		
	01100	MOD(*0)	MOD(*1)	MOD(*2)	MOD(*3)	MOD(*4)	MOD(*5)	MOD(*6)	MOD(*7)		
<u>~</u>	01101	MULL(*0)	MULL(*1)	MULL(*2)	MULL(*3)	MULL(*4)	MULL(*5)	MULL(*6)	MULL(*7		
OP上位5ビット	01110	DIVL(*0)	DIVL(*1)	DIVL(*2)	DIVL(*3)	DIVL(*4)	DIVL(*5)	DIVL(*6)	DIVL(*7)		
.5 E	01111										
T.	10000	SHLA(*0)	SHLA(*1)	SHLA(*2)	SHLA(*3)	SHLA(*4)	SHLA(*5)	SHLA(*6)	SHLA(*7)		
	10001	SHLL(*0)	SHLL(*1)	SHLL(*2)	SHLL(*3)	SHLL(*4)	SHLL(*5)	SHLL(*6)	SHLL(*7)		
0	10010	SHRA(*0)	SHRA(*1)	SHRA(*2)	SHRA(*3)	SHRA(*4)	SHRA(*5)	SHRA(*6)	SHRA(*7)		
	10011	SHRL(*0)	SHRL(*1)	SHRL(*2)	SHRL(*3)	SHRL(*4)	SHRL(*5)	SHRL(*6)	SHRL(*7)		
	10100	JMP(*0)	JMP(*1)					JMP(*6)			
	10101	CALL(*0)	CALL(*1)					CALL(*6)			
	10110	IN(*0)						IN(*6)	IN(*7)		
	10111	OUT(*0)						OUT(*6)	OUT(*7)		
	11000	PUSH(*8)				POP(*8)					
	11001										
	11010	RET(*9)				RETI(*9)					
	11011										
	11100	EI(*9)				DI(*9)					
	11101										
	11110	SVC(*9)									
	11111								HALT(*9)		

特権命令	

※ 1	:	フラ	グから	レジス	スタへの転送命令
------------	---	----	-----	-----	----------

	-	>=	=	!=	<=	<
符号あり	JGT	JGE	JZ	JNZ	ЛLЕ	JLT
符号無し	JНI	JNC	JΖ	JNZ	JLS	JC

FLAGのビット割り	
(00000000EP00VCSZ	7

Rd/Rs/Rx 値 意味 0 G0 1 G1 2 G2 3 G3 4 G4 5 G5 6 G6 7 G7 8 G8 9 G9 A G10 B G11 C G12(FP) D SP(SSP/USP) E USP F PC								
0 G0 1 G1 2 G2 3 G3 4 G4 5 G5 6 G6 7 G7 8 G8 9 G9 A G10 B G11 C G12(FP) D SP(SSP/USP)		Rd/Rs/Rx						
1 G1 2 G2 3 G3 4 G4 5 G5 6 G6 7 G7 8 G8 9 G9 A G10 B G11 C G12(FP) D SP(SSP/USP)	値	意味						
2 G2 3 G3 4 G4 5 G5 6 G6 7 G7 8 G8 9 G9 A G10 B G11 C G12(FP) D SP(SSP/USP)	0	G0						
3 G3 4 G4 5 G5 6 G6 7 G7 8 G8 9 G9 A G10 B G11 C G12(FP) D SP(SSP/USP)	1	G1						
4 G4 5 G5 6 G6 7 G7 8 G8 9 G9 A G10 B G11 C G12(FP) D SP(SSP/USP)	2	G2						
5 G5 6 G6 7 G7 8 G8 9 G9 A G10 B G11 C G12(FP) D SP(SSP/USP)	3	G3						
6 G6 7 G7 8 G8 9 G9 A G10 B G11 C G12(FP) D SP(SSP/USP)	4	G4						
6 G6 7 G7 8 G8 9 G9 A G10 B G11 C G12(FP) D SP(SSP/USP)	5	G5						
8 G8 9 G9 A G10 B G11 C G12(FP) D SP(SSP/USP)	6	G6						
9 G9 A G10 B G11 C G12(FP) D SP(SSP/USP)	7	G7						
A G10 B G11 C G12(FP) D SP(SSP/USP)	8	G8						
B G11 C G12(FP) D SP(SSP/USP)	9	G9						
C G12(FP) D SP(SSP/USP)	А	G10						
C G12(FP) D SP(SSP/USP)	В	G11						
D SP(SSP/USP)		G12(FP)						
E USP	D	SP(SSP/USP)						
E DC	Е	USP						
r PC	F	PC						

SPの意味はPフラグで変化 (P=1:SSP、P=0:USP)

JMP命令のRd						
値	意味					
0	JZ					
1	JC					
2	JM					
3	JO					
4	JGT					
5	JGE					
6	JLE					
7	JLT					
8	JNZ					
9	JNC					
А	JNM					
В	JNO					
С	ЛНІ					
D						
Е	JLS					
F	JMP					

メモリっ	フップ		
<i>y</i> . c <i>y</i>	+0番地	+1番地	
0000h	т да с		
0002h			
0004h	D 4 3 4	(5 (1 P)	
	RAM((56kB)	R
•••			RAM
DFFEh			1
E000h	予約		
	(アトリビュー	VRAM(2kB)	
EFFEh	ト)		
F000h			R
	IPL(4	064B)	ROM
FFDEh			1
FFE0h	Tin	ner0	
FFE2h		ner1	
FFE4h	IN		
FFE6h	IN		
FFE8h		受信	
FFEAh		送信	些
FFECh		受信	9 i
FFEEh	PS2	送信	Z K
FFF0h	u\$	SD	割り込みベクタ
FFF2h		OC .	7
FFF4h	L) アドレス	K
FFF6h	上下限ア	ドレス違反	
FFF8h	ゼロ除算	〔 (※1)	
FFFAh	特権違反		
FFFCh	未定義命令	う (※1)	
FFFEh	SVC (※ 1)	

※1:マイクロプログラムにより発生

2019/1/18				
IOマップ				
	+0番地	+1番地		
00h	Timer0(In:現在值/Out:周期)			
02h	Timer0(In:フラグ/Out:コントロール)			
04h	Timer1(In:現在值/Out:周期)			
06h	Timer1(In:フラグ/Out:コントロール)			
08h	00H	SIO-Data		
0Ah	00H	SIO-Stat/Ctrl		
0Ch	00H	PS2-Data		
0Eh	00H	PS2-Stat/Ctrl		
10h	00H	uSD-Stat/Ctrl	7	
12h	00H	uSD-MemAddr	/0装置	
14h	00H	uSD-BlkAddrH	拼	
16h	00H	uSD-BlkAddrL	期间	
18h	00H	拡張ポート(In/Out)		
1Ah	00H	ADC参照電圧(Out)		
1Ch	00H	拡張ポートHi(Out)		
1Eh	00H	モード(In)		
20h	00H	ADC(CH0)		
22h	00H	ADC(CH1)		
24h	00H	ADC(CH2)		
26 h	00H	ADC(CH3)		
28h	空き	空き	空	
	•••		14	
F4h	下限アドレス		メモ!	
F6h	上限アドレス		モリ機器	
F8h	データレジスタ(Out)/データSW(IN)		П	
FAh	アドレスレジスタ(IN)		~	
FCh	00H ロータリーSW(IN)		ンソー	
FEh	00H 機能レジスタ(IN)		— <i>J</i>]	

※2:拡張ポートHi (M000 VVVV) M(0:入力, 1:出力), VVVV(I7~I4に出力)

IPLルーチンのエントリーポイント

番地	関数	意味		
F000h	ipl()	IPLに戻る		