USP

CPUレジスタ

TaC CPU の做								Ver.8.7.2 2017/4/20
データ形式 データ	15 16ビット	0・データ	8ビッ	トデータ	7	0	」 】メモリ・I/Oでのる	み使用
アドレス	16ビット	アドレス						
メモリ空間 0000H 0002H 0004H	+0	+1	I/O空f	間 00H 02H 04H		0	+1	
				FCH FEH				
FFFCH FFFEH								
レジスタ構成					レシ	ジスタの		1
	15	0			G0-12	汎用レ	ジスタ	1
G0					FP	フレー	ムポインタ]
G1				ジスタ	SSP	システ	ムスタックポインタ	
G2					USP		スタックポインタ	
G3					PC		ラムカウンタ	1
G4						フラグ	day > 2 4	4
G5						E	割込み許可	-
G6				PSW	FLAG	P	特権モードオーバフロー	4
G7					FLAG	V	キャリー	-
G8 G9						C S	符号	1
G10						Z	ゼロ	1
G11				1	<u> </u>	<u>ı-</u>	1	1
G12(FP)					15		0	
SP(SSP/USP)				РС				1
LICD				EL 40		0000	ED00 11005	

15 PC FLAG 0000

0000 EP00 PSW

VCSZ

TaC命令表

命令	ニーモニック	オペコート		アドロ	レッシ	ングモ	ード (数値は	ステー	ト数)		フラグ	説明	
ए पुन	命令 オペラント	OP Rd Rx	Drct	Index	Imm	FP Rlt	Reg	Imm4	Indr	B Indr	0thr	変化	10°C 19°C 1	
No Operation	NO	00h 0h 0h									3	×	何もしない	1
Load	LD Rd,EA	08h Rd EA	7	7	5	7	4	4	6	6		×	Rd ← [EA]	1
Load	LD Rd,FLAG	10h Rd 0h					4					X	Rd ← FLAG	注0
Store	ST Rd,EA	10h Rd EA	6	6		6			5	5		X	[Dsp] ← EA	1
Add	ADD Rd,EA	18h Rd EA	7	7	5	7	5	4	6	6		0	$Rd \leftarrow Rd + [EA]$	1
Subtract	SUB Rd,EA	20h Rd EA	7	7	5	7	5	4	6	6		0	$Rd \leftarrow Rd - [EA]$	1
Compare	CMP Rd,EA	28h Rd EA	7	7	5	7	5	4	6	6		0	Rd - [EA]	1
Logical And	AND Rd,EA	30h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd and [EA]]
Logical Or	OR Rd, EA	38h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd or [EA]]
Logical Xor	XOR Rd, EA	40h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd xor [EA]]
Add with Scale	ADDS Rd,EA	48h Rd EA	8	8	6	8	6	5	7	7		0	$Rd \leftarrow Rd + [EA]*2$	
Multiply	MUL Rd, EA	50h Rd EA	57	57	55	57	55	54	56	56		0	$Rd \leftarrow Rd \times [EA]$	1
Divide	DIV Rd,EA	58h Rd EA	73	73	71	73	71	70	72	72		0	$Rd \leftarrow Rd / [EA]$	
Modulo	MOD Rd, EA	60h Rd EA	73	73	71	73	71	70	72	72		0	Rd ← Rd % [EA]]
Multiply Long	MULL Rd, EA	680h Rd EA	57	57	55	57	55	54	56	56		0	$(Rd+1, Rd) \leftarrow Rd \times [EA]$	注1
Divide Long	DIVL Rd,EA	70h Rd EA	73	73	71	73	71	70	72	72		0	$Rd \leftarrow (Rd+1, Rd) / [EA],$ $Rd+1 \leftarrow (Rd+1, Rd) \% [EA]$	注1
Shift Left Arithmetic	SHLA Rd,EA	80h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n			Rd ← Rd << [EA]	
Shift Left Logical	SHLL Rd,EA	88h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		Ō	$Rd \leftarrow Rd << [EA]$	1
Shift Right Arithmetic	SHRA Rd,EA	90h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	$Rd \leftarrow Rd \gg [EA]$	1
Shift Right Logical	SHRL Rd,EA	98h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	$Rd \leftarrow Rd >>> [EA]$	1
Jump on Zero	JZ EA	A0h 0h EA	4/5	4/5					4/5			×	If (Z) PC ← EA	1
Jump on Carry	JC EA	A0h 1h EA	4/5	4/5					4/5			X	If (C) PC ← EA	1
Jump on Minus	JM EA	A0h 2h EA	4/5	4/5					4/5			X	If (S) PC ← EA	
Jump on Overflow	JO EA	A0h 3h EA	4/5	4/5					4/5			×	if (V) PC ← EA	1
Jump on greater than	JGT EA	A0h 4h EA	4/5	4/5					4/5			X	If (not (Z or (S xor V))) PC ← EA	Ĭ.
Jump on greater or equal	JGE EA	A0h 5h EA	4/5	4/5					4/5			X	if (not (S xor V)) PC ← EA	1
Jump on less or equal	JLE EA	A0h 6h EA	4/5	4/5					4/5			×	If (Z or (S xor V)) PC ← EA	1
Jump on less than	JLT EA	A0h 7h EA	4/5	4/5					4/5			×	If (S xor V) PC ← EA	1
Jump on Non Zero	JNZ EA	A0h 8h EA	4/5	4/5					4/5			×	If (not Z) PC ← EA	1
Jump on Non Carry	JNC EA	A0h 9h EA	4/5	4/5					4/5			X	If (not C) PC ← EA	1
Jump on Non Minus	JNM EA	A0h Ah EA	4/5	4/5					4/5			×	If (not S) PC ← EA	1
Jump on Non Overflow	JNO EA	A0h Bh EA	4/5	4/5					4/5			X	If (not V) PC ← EA]
Jump on higher	JHI EA	A0h Ch EA	4/5	4/5			-		4/5			×	If (not (Z or C)) PC ← EA	1
Jump on lower or same	JLS EA	A0h Eh EA	4/5	4/5					4/5			X	If (Z or C) PC ← EA]
Jump	JMP EA	A0h Fh EA	5	5			-		5			×	PC ← EA	1
Call subroutine	CALL EA	A8h 0h EA	6	6			-		6			×	[SP] ← PC, PC ← EA]
Input	IN Rd, EA	B0h Rd EA	7						6	6		×	$Rd \leftarrow IO[EA]$]
Output	OUT Rd,EA	B8h Rd EA	6				-		5	5		×	IO[EA] ← Rd]
Push Register	PUSH Rd	C0h Rd 0h									5	×	[SP] ← Rd]
Pop Register	POP Rd	C4h Rd 0h									6	×	Rd ← [SP++]	
Return from Subroutine	RET	D0h 0h 0h									6	×	PC ← [SP++]	1
Return from Interrupt	RETI	D4h 0h 0h									9	×	$FLAG \leftarrow [SP++], PC \leftarrow [SP++]$	1
Enable Interrupt	EI	E0h 0h 0h									5	×	割込み許可	1
Disable Interrupt	DI	E4h 0h 0h									5	×	割込み禁止	1
C	0110	-01 01 01	1	1	1	1	1	1	1	1	1.0		1	

Supervisor Call

SVC

HALT

<u>アドレッシングモード (上0</u>	り表中E	Aの詳細)に付いて					_		
アドレッシングモード	略記	ニーモニック	命令フォ	命令フォーマット		EA(実効アドレス)の決め方			
7 1 0 9 0 0 9 E 1	MILHE	(EA部分の標記方法)	第1ワード	第2ワード	略記	解説			
Direct	Drct	OP Rd, Dsp	OP+0 Rd0h	Dsp	[Dsp]	Dsp番地			
Indexed	Index	OP Rd, <u>Dsp,Rx</u>	OP+1 RdRx	Dsp	[Dsp+Rx]	(Dsp+Rxレジスタの内容)番地			
Immediate	Imm	OP Rd, <u>#Imm</u>	OP+2 Rd0h	Imm	Imm	Immそのもの]		
FP Rerative	FP R1	OP Rd, Dsp4, FP	OP+3 RdD4		[Dsp4+FP]	(D4を符号拡張した値×2 + FPレジスタの内容)番地(D4=Dsp4/	注2		
Register	Reg	OP Rd, <u>Rs</u>	OP+4 RdRs		Rs	Rsレジスタの内容]		
4bit Signed Immediate	Imm4	OP Rd, <u>#Imm4</u>	OP+5 RdI4		Imm4	I4を符号拡張した値そのもの	注3		
Register Indirect	Indr	OP Rd,0,Rx	OP+6 RdRx		[Rx]	Rxレジスタの内容番地			
Byte Regsiter Indirect	B Indi	OP Rd, <u>@Rx</u>	OP+7 RdRx		[Rx]	Rxレジスタの内容番地(但し番地の内容は8bitデータ)			
Other	0thr	OP Rd	OP Rd0h			なし]		
other	othr	OP	OP 0h0h			なし]		

注4

※アセンブリ言語でDspとDsp4、ImmとImm4の標記は同じ (値によりアセンブラが自動判定)。 ※FP相対で、Dsp4は-16~+14**の**偶数

F0h 0h 0h

FFh 0h 0h

注0:フラグからレジスタへの転送命令、オペコードは14h 注1:MUL、DIV命令ではRdは偶数番号のレジスタ

システムコール

注2:D4はDsp4(4bitディスプレースメント)の1/2の値 注3:I4はImm4(4bit即値)のこと 注4:アドレッシングモードによりOPの値が変化する

2017/4/20

<u>ダイレクト</u>(*0) O P Rd OH Dsp ショートイミディエイト(*5) OP Rd Imm4

インデクスド(*1)

OP Rd Rx Dsp レジスタインダイレクト(*6) OP Rd Rx

Imm FP相対(*3)

OP Rd Dsp4

レジスタ(*8) O P Rd OH

レジスタレジスタ (*4) O P Rd Rs

オペランドなし(*9) OP 00H

					OP下位	73ビット			
		0	1	2	3	4	5	6	7
	00000	NO (*9)							
	00001	LD(*0)	LD(*1)	LD(*2)	LD(*3)	LD (*4)	LD(*5)	LD(*6)	LD(*7)
	00010	ST (*0)	ST(*1)		ST (*3)	LD(*8) ※ 1		ST (*6)	ST (*7)
	00011	ADD(*0)	ADD (*1)	ADD (*2)	ADD (*3)	ADD (*4)	ADD (*5)	ADD (*6)	ADD (*7)
	00100	SUB (*0)	SUB (*1)	SUB(*2)	SUB(*3)	SUB (*4)	SUB (*5)	SUB (*6)	SUB(*7)
	00101	CMP (*0)	CMP (*1)	CMP (*2)	CMP (*3)	CMP (*4)	CMP (*5)	CMP (*6)	CMP (*7)
	00110	AND (*0)	AND (*1)	AND (*2)	AND (*3)	AND (*4)	AND (*5)	AND (*6)	AND (*7)
	00111	OR (*0)	OR (*1)	OR (*2)	OR (*3)	OR (*4)	OR (*5)	OR (*6)	OR (*7)
	01000	XOR (*0)	XOR (*1)	XOR (*2)	XOR (*3)	XOR (*4)	XOR (*5)	XOR (*6)	XOR (*7)
	01001	ADDS (*0)	ADDS(*1)	ADDS (*2)	ADDS (*3)	ADDS (*4)	ADDS (*5)	ADDS (*6)	ADDS (*7)
	01010	MUL(*0)	MUL(*1)	MUL(*2)	MUL(*3)	MUL (*4)	MUL(*5)	MUL (*6)	MUL(*7)
	01011	DIV(*0)	DIV(*1)	DIV(*2)	DIV(*3)	DIV (*4)	DIV(*5)	DIV (*6)	DIV(*7)
	01100	MOD(*0)	MOD (*1)	MOD(*2)	MOD(*3)	MOD (*4)	MOD (*5)	MOD (*6)	MOD (*7)
<u>~</u>	01101	MULL(*0)	MULL(*1)	MULL(*2)	MULL(*3)	MULL(*4)	MULL(*5)	MULL(*6)	MULL(*7)
O P 上位5ビッ	01110	DIVL(*0)	DIVL(*1)	DIVL(*2)	DIVL(*3)	DIVL(*4)	DIVL(*5)	DIVL(*6)	DIVL(*7)
13 k	01111								
L.	10000	SHLA(*0)	SHLA(*1)	SHLA(*2)	SHLA(*3)	SHLA(*4)	SHLA (*5)	SHLA (*6)	SHLA(*7)
Ъ	10001	SHLL(*0)	SHLL(*1)	SHLL(*2)	SHLL(*3)	SHLL(*4)	SHLL (*5)	SHLL(*6)	SHLL(*7)
0	10010	SHRA (*0)	SHRA(*1)	SHRA (*2)	SHRA (*3)	SHRA (*4)	SHRA (*5)	SHRA (*6)	SHRA(*7)
	10011	SHRL(*0)	SHRL(*1)	SHRL(*2)	SHRL(*3)	SHRL(*4)	SHRL (*5)	SHRL(*6)	SHRL(*7)
	10100	JMP(*0)	JMP (*1)					JMP (*6)	
	10101	CALL(*0)	CALL(*1)					CALL (*6)	
	10110	IN(*0)						IN(*6)	IN(*7)
	10111	OUT (*0)						OUT (*6)	OUT (*7)

11111	
	特権命令

RET (*9)

11000 PUSH(*8)

11001 11010

11011 11100 EI (*9)

11101 11110 SVC(*9)

				HALT (*9)	1
※ 1	: フ	ラグから	レジスタ〜	への転送命	·台

POP (*8)

DI (*9)

~~~~~~					~~~~	~~~~~~
	>	>=	=	!=	<=	<
符号あり	JGT	JGE	JΖ	JNZ	JLE	JLT
符号無し	JHI	JNC	JZ	JNZ	JLS	JС

FLAGのビット割り
(00000000EP00VCSZ)

Rd/Rs/Rx					
値	意味				
0	GO				
1	G1				
2	G2				
3	G3				
4	G4				
5	G5				
6	G6				
7	G7				
8	G8				
9	G9				
А	G10				
В	G11				
С	G12 (FP)				
D	SP (SSP/USP)				
D E	USP				
F	PC				

SPの意味はPフラグで変化 (P=1:SSP, P=0:USP)

JM	IP命令のRd
値	意味
0	JZ
1	JC
2	JМ
3	Ј0
4	JGT
5	JGE
6	JLE
7	JLT
8	JNZ
9	JNC
Α	JNM
В	JNO
С	JHI
D	
Е	JLS
F	JMP

### メモリマップ

### +0番地 +1番地 0000h 0002h 0004h **RAM** (56kB) RAM DFFEh E000h 予約 VRAM(2kB) (アトリビュー **EFFEh** ト) F000h ROM IPL (4064B) FFDEh Timer0 FFE0h FFE2h Timer1 INT2 FFE4h INT3 FFE6h SIO 受信 FFE8h SIO 送信 **FFEAh** 割り込みベクタ PS2 受信 FFECh PS2 送信 FFEEh uSD FFF0h ADC FFF2h 不正(奇数)アドレス FFF4h 上下限アドレス違反 ゼロ除算(※1) FFF6h FFF8h 特権違反(※1) 未定義命令(※1) FFFAh FFFCh SVC (※1) **FFFEh**

# ※1:マイクロプログラムにより発生

## IOマップ

	+0番地	+1番地	
00h	TimerO(In:現在個	晳/0ut:周期)	
02h	Timer0(In:フラク	゙/0ut:コントロール	
04h	Timer1(In:現在個	晳/0ut:周期)	
06h	Timer1(In:フラク	゙/0ut:コントロール	
08h	00Н	SIO-Data	
0Ah	00Н	SIO-Stat/Ctrl	
0Ch	00Н	PS2-Data	
0Eh	00Н	PS2-Stat/Ctrl	
10h	00Н	uSD-Stat/Ctrl	Ţ
12h	00Н	uSD-MemAddr	0
14h	00Н	uSD-B1kAddrH	(0装置
16h	00Н	uSD-BlkAddrL	間
18h	00Н	広張ポート(In/0ut)	
1Ah	00Н	ADC参照電圧(Out)	
1Ch	00Н	I/0ポート(予約)	
1Eh	00Н	モード(In)	
20h	00Н	ADC (CHO)	
22h	00Н	ADC (CH1)	
24h	00Н	ADC (CH2)	
26 h	00Н	ADC (CH3)	
28h	空き	空き	空
		•••	NH.
F4h	下限フ	アドレス	メモ! 余護
F6h	上限フ	アドレス	モリ悪暴
F8h	データレジスタ(		П
FAh	アドレスレ	·ジスタ(IN)	Ç
FCh	00Н	ロータリーSW(IN)	7
FEh	00Н	機能レジスタ(IN)	— <i>)</i> ]

# IPLルーチンのエントリーポイント

番地	関数	意味
F000h	_ipl()	IPLに戻る