مهلت ارسال

معماری کامپیوتر نیم سال اول ۱۴۰۱-۱۴۰۲

تمرین کامپیوتری شماره ۱


می خواهیم یک تولید کننده ی خاص شماره دانشجویی بسازیم که از واحد محاسبه و حافظه ی فقط خواندنی استفاده شده است.

در این تمرین قصد داریم یک واحد محاسبه و منطق (ALU) طراحی کنیم و برای افزایش سرعت در انجام جمع و تفریق از منطق اصتفاده کنیم. ورودی های واحد محاسبه و منطق از حافظه ی فقط خواندنی (ROM) و انتخاب کننده (mux یا selector) تعیین می شود. در جدول زیر دستورهایی که باید در واحد محاسبه و منطق پیاده سازی شوند آمده است.

Instruction	Operation	Opcode
Add	A + B	1
Sub	A - B	3
And	A & B	4
Or	A B	8
Slt	A < B	10
Compliment A	~A	13
Nor	~ (A B)	15

سیگنال کنترلی واحد محاسبه و منطق و سیگنال های انتخاب کنندهها از یک حافظه ی فقط خواندنی دیگر تأمین می شود . یعنی هر ورودی واحد محاسبه و منطق و عملیات مورد نظر توسط این حافظه انجام می شود. رودی واحد محاسبه و منطق و عملیات مورد نظر توسط این حافظه انجام می شود. رودی واحد محاسبه و منطق و عملیات می توانید به بخش B.6 کتاب برای آشنایی با ساختار جمع کننده ی Organization and Design: The Hardware/Software Interface و یا بخش 5.2.1 کتاب کنید.

برای پیاده سازی حافظه ی فقط خواندنی نیز از دستور case استفاده نمایید برای درک بهتر این مسئله از شکل زیر استفاده کنید.



حافظههایی که به ورودی واحد محاسبه و منطق متصل هستند شامل ۳ عدد آخر شماره دانشجویی خود و دوستانتان (دلخواه) به صورت هگزادسیمال است. همچنین یکی از حافظه ها (ROM 6) ۵ دوره ی ورودی از دوره ی ۹۷ تا ۱۴۰۱ را نگه می دارد و اندازه هر خانه ی این حافظه ها هشت بایت بوده. برای مثال شماره دانشجویی های ۸۴ و ۱۰۳ و ۱۰۰ و ۷۷۰ انتخاب کردین پس در حافظه های به صورت 0x0000084 دانشجویی های ۴۰۰ و ۱۰۰ و ۵۷۰ و ۵۷۰ انتخاب کردین پس در حافظه های به صورت 0x00000010 می می در حافظه های ۱ تا ۵ نیز به همین صورت. همچنین در حافظه ی ۶ به صورت 0x00243000 ، 0x99243000 و حافظههای ۱ تا ۵ نیز به همین صورت. همچنین در حافظه ی ۶ به صورت 0x00243000 ، 0x97245000 ، 0x98243000 ، 0x97245000 می در آخر قرار است در خروجی نهایی ما تاثیر داشته تا یک شماره دانشجویی بسازد. همچنین یک حافظه دیگری وجود دارد که قرار است نوع عملیات واحد محاسبه و منطق و همچنین انتخاب کننده ی ماکس هایی که ورودی های واحد محاسبه و منطق ما رو انتخاب می کند تعیین می کند. عرض حافظه ی سیگنال های انتخاب کنندهها تعیین می شود و تعداد خانههای آن نیز دلخواه است.

نكات تكميلي براي تمرين:

- ۱. ورودی های حافظههای فقط خواندنی ۲ تا ۶ را با استفاده از یک ماژولی که عدد رندوم تولید می کند طراحی کنید.
- ۲. در صورتی که نتیجه واحد محاسبه و منطق برابر با صفر باشد به این معنی است که شماره دانشجویی فرد مورد نظر صفر است و چون همچین چیزی وجود ندارد پس سیگنال خروجی باید Z باشد به این معنا که امکان پذیر نیست.
- ۳. در صورتی که خروجی واحد محاسبه عددی منفی شد آن را به عدد مثبت تبدیل کنید و اگر اورفلو رخ داد خروجی حافظه ی ششم را به علاوه ۱ کنید یعنی اگر فردی واسه ورودی ۹۷ بود در صورت بروز اورفلو ۹۷ آن تبدیل به ۹۸ می شود.

برای بررسی صحت مدار خود، یک Testbench طراحی کرده و آن را شبیهسازی کنید. دقت داشته باشید که Testbench شما کامل باشد و همهی دستورات و حالت های مختلف را بررسی کند.