

Lecția 8:

Procesorul:

Calea de date si controlul - II

G Ștefănescu — Universitatea București

Arhitectura sistemelor de calcul, Sem.1

Octombrie 2016—Februarie 2017

După: D. Patterson and J. Hennessy, Computer Organisation and Design



Procesorul: Calea de date si controlul

Cuprins:

- Generalitati
- Calea de date
- O prima implementare
- *Implementare cu cicluri multiple*
- Microprogramare
- Exceptii
- Concluzii, diverse, etc.



Performanta implementarii cu un ciclu

Performanta implementarii: Implementarea cu un ciclu este

- *corectă*
- ... dar *neutilizată* în procesoarele moderne

Motiv: lungimea ciclului ar fi prea mare

- cea mai lungă cale este pentru *load*:
 - 5 faze: ALU și 4 accesări de memorii - IM (instrucțiuni), RF (registri), DM (date), RF (registri, din nou).

Există posibilitatea de a folosi un ciclu de lungime variabilă pentru fiecare instrucțiune, dar câștigul este nesemnificativ...



..Performanta implementarii cu un ciclu

Exemplu: Comparăm ciclul de lungime fixă cu cel de lungime variabilă când timpii sunt:

- acces memorie (IM, DM)- 2 ns;
ALU ori sumator - 2ns;
acces regiștri (RF) - 1ns;
- multiplexori, circuite de control, access PC, Sign Extend, conexiuni - 0 ns.

Presupunem distribuția: 24% - load; 12% - store, 44% ALU, 18% - branch, 2% jump.



..Performanta implementarii cu un ciclu

Durata instructiunilor:

Operații ALU: $2(IM)+1(RF)+2(ALU)+0(DM)+1(RF)=6ns$

Load: $2(IM)+1(RF)+2(ALU)+2(DM)+1(RF)=8ns$

Store: $2(IM)+1(RF)+2(ALU)+2(DM)+0(RF)=7ns$

Branch: $2(IM)+1(RF)+2(ALU)+0(DM)+0(RF)=5ns$

Jump: $2(IM)+0(RF)+0(ALU)+0(DM)+0(RF)=2ns$

Cu ciclu de lungime fixă:

$$CPU_{time} = 8ns$$

Cu ciclu de lungime variabilă:

$$\begin{aligned} CPU_{time} &= 8 \times 0.24 + 7 \times 0.12 + 6 \times 0.44 + 5 \times 0.18 + 2 \times 0.02 \\ &= 6.3ns \end{aligned}$$

Performanța obținută Perf var/Perf fix este:

$$CPU_{time\ fix}/CPU_{time\ var} = 8/6.3 = 1.27$$



Implementare cu cicluri multiple

Implementare cu cicluri multiple:

- In implementarea cu *cicluri multiple*, fiecare *pas* (ori *fază*) va dura *1 ciclu*.
- Avantaj: Unele *componente* funcționale pot fi *utilizate de mai multe ori* la o singură instrucțiune.
- Schemă de ansamblu:
 - Folosim o *unică memorie* pentru *instrucțiuni* și *date*.
 - Folosim un *unic ALU* (care *ia și locul sumatoarelor*).
 - Se folosesc *regiștri auxiliari* pentru a *reține datele* de la un ciclu la altul când procesăm o instrucțiune.

..Implementare cu cicluri multiple




Figura conține elementele de bază ale unui procesor pentru *cicluri multiple*. De remarcat noii regiștrii auxiliari IR (Instruction Register), MDR (Memory Data Register), A, B, ALUOut, pentru reținerea datelor de la un ciclu la altul, în procesarea aceleiași instrucțiuni.



Registri auxiliari

Registri auxiliari:

- Datele necesare *instrucțiunilor care urmează* se rețin în elemente de memorie specifice: IM, DM, ori RF.
- Datele necesare *în aceeași instrucțiune* în cicluri diferite, necesită regiștri speciali de memorare.
- Folosim următorii regiștri auxiliari:
 - *IR (Instruction Register)* - pentru instrucțiunea citită și *MDR (Memory Data Register)* - pentru data citită;
 - *A* și *B* - pentru valorile citite din regiștri RF;
 - *ALUOut (ALU Output)* - pentru rezultatul ALU.



..Registri auxiliari

Registri auxiliari (cont.)

De notat că:

- Registrul *IR* reține instrucțiunea *până la finalul execuției*.
- In afară de IR, *ceilalți regiștri* rețin datele doar *de la un ciclu la următorul*.

Reutilizarea componentelor de la un ciclu la altul necesită:

- *multiplexoare noi* (or expandate);
- un *control extins*.

..Implementare cu cicluri multiple




Figura conține schema de procesor cu cicluri multiple și *multi-plexoare noi* necesare pentru procesarea instrucțiunilor MIPS (fără branch și jump).



Multiplexoare suplimentare

Multiplexoare suplimentare:

- Pentru înglobarea sumatoarelor în ALU, adăugăm
 - un *multiplexor la primul argument* (care alege între PC și registrul A);
 - un *multiplexor cu 4 selecții la argumentul al doilea* (noile intrări sunt pentru constanta “4” și ieșirea Shift 2 de după Sign Extend).

Economie: un multiplexor este mult mai ieftin decât un ALU!

- Pentru unificarea memoriilor adăugăm
 - un *multiplexor la memorie* (care alege între acces date ori instrucțiuni)

Economie similară, unificând memoriile (deși capacitatea trebuie sporită).

..Implementare cu cicluri multiple




Figura conține schema de procesor cu cicluri multiple și *semnalele de control* necesare pentru procesarea instrucțiunilor MIPS (fără branch și jump).



Semnale de control suplimentare

Semnale de control suplimentare:

- **IorD** (1b) - alege dacă se citește din memorie o instrucțiune ori o dată;
- **IRWrite** (1b) - indică când se scrie noua instrucțiune în registru;
- **ALUSrcA** (1b) - alege de unde vine primul argument ALU;
- **ALUSrcB** (2b) - alege de unde vine al doilea argument ALU;




Includem: branch + jump

Includem: branch + jump:

Folosim *un multiplexor cu 3 poziții* care indică de unde vine sursa pentru *noul PC*, anume:

- *din ALU*, dacă este instrucțiunea următoare $PC + 4$;
- din *registru* ALUOut, dacă ramificația indicată de branch este acceptată și adresa vine ca rezultat al adresării indirecte (registru de bază + deplasare);
- direct *din instrucțiune* (26b, shift-ați cu 2 poziții și suprapuși peste pozițiile 27-0 din PC), dacă instrucțiunea următoare este indicată de un jump.





Semnale de control suplimentare

Semnale de control suplimentare: In fine, ultimile semnale de control adăugate sunt pentru a *scrie noul PC*:

- Folosim fie
 - **PCWrite** (1b), care indică când se scrie noul PC în memorie în cazul necondiționat (PC + 4 or jump);

fie

- **PCWriteCond** (1b), care indică când se scrie noul PC în memorie în cazul condiționat, folosind, în plus, ieșirea de test **zero** din ALU.
- In figură este inserat un circuit simplu care combină semnalele de mai sus în mod adecvat, anume cel specificat de

$$\phi = (\text{zero AND PCWriteCond}) \text{ OR PCWrite.}$$



Semnalele de control (final)

Semnalele de control pe 1b:

Semnal	Efect la desetare	Efect la setare
RegDst	Desetat: registrul destinatie pentru scriere vine din campul <code>rt</code>	Setat: registrul destinatie pentru scriere vine din campul <code>rd</code>
RegWrite	Desetat: nimic	Setat: se scrie data in registrul destinatie
ALUSrcA	Desetat: primul argument este PC	Setat: primul argument vine din registrul A
MemRead	Desetat: nimic	Setat: continutul de memorie de la adresa de la intrare este pus la iesire
MemWrite	Desetat: nimic	Setat: data de intrare este scrisa in memorie la adresa de la intrare
MemtoReg	Desetat: valoarea returnata pentru scriere in registru vine din ALU	Setat: valoarea returnata pentru scriere in registru vine din MDR / memorie



..Semnalele de control (final)

Semnalele de control pe 1b (cont.)

Semnal	Efect la desetare	Efect la setare
IorD	Desetat: adresa de accesat memoria vine din PC	Setat: adresa de accesat memoria vine din ALUOut
IRWrite	Desetat: nimic	Setat: iesirea din memoria se scrie in IR
PCWrite	Desetat: nimic	Setat: se scrie PC (sursa fiind controlata de PCSource)
PCWriteCond	Desetat: nimic	Setat: se scrie PC daca si iesirea zero din ALU este setata



Semnalele de control (final)

Semnalele de control pe 2b:

Semnal	Valoare	Efect
ALUOp	00	ALU efectueaza o adunare
	01	ALU efectueaza o scadere
	11	ALU efectueaza o operatie indicata de campul <code>field</code> din instructiune
ALUSrcB	00	al 2-lea argument ALU vine din registrul B
	01	al 2-lea argument ALU este 4
	01	al 2-lea argument ALU este extensia cu semn a ultimilor 16b din IR
	11	al 2-lea argument ALU este extensia cu semn a ultimilor 16b din IR, shiftata cu 2b
PCSource	00	iesirea ALU (PC+4) este trimisa la PC pentru scriere
	01	ALUOut (adresa branch-ului) este trimisa la PC pentru scriere
	10	adresa jump-ului (IR[25-0], shiftat cu 2b, si completat cu PC+4[31-28]) este trimisa la PC pentru scriere



Impartirea executiei instructiunii in cicluri

Generalitati:

- Impartirea executiei instructiunilor în cicluri trebuie făcută *echilibrat* (sarcini egale în fiecare ciclu), pentru a scurta perioada ceasului.
- Unele date trebuiesc reținute de la un ciclu la altul în *registri auxiliari*; cu tehnologia noastră de ceas (i.e., schimbare pe front de undă), valorile noi apar abia la noul ciclu de ceas.
- Unele operații se execută în *paralel* în același ciclu (e.g., simultan se incrementează PC-ul și se accesează memoria).
- De notat că registre din RF (Register File) necesită *un ciclu în plus* față de registrele suplimentare ori PC. (Motiv: RF e mai complex, cu semnale de control complicate, accesul său fiind mai greu; cu această tehnică, perioada de ceas se scurtează.)



..Impartirea executiei instructiunii in cicluri

Pasul 1. Extragerea instructiunii:

- *Sarcini:* extragem instructiunea din memorie și calculăm adresa instructiunii următoare

$IR = Memory[PC];$ (1)

$PC = PC + 4;$ (2)

- *Implementare:*

- (1) selectăm $IorD = 0$ și setăm semnalele $MemRead$, $IRWrite$;
- (2) selectăm $AlUSrcA = 0$, $AlUSrcB = 01$, $AlUOp = 00$ (adunare), $PCSource = 00$ și setăm $PCWrite$.



..Impartirea executiei instructiunii in cicluri

Pasul 2. Decodarea instructiunii și extragerea regiștrilor:

- *Sarcini:* Facem fie pași comuni la toate instrucțiunile (citim `rs`), fi parțial comuni, dar care nu dăunează celor diferite (citim `rt` și calculăm adresa de salt la branch);

`A = Reg[IR[25-21]];` (1)

`B = Reg[IR[20-16]];` (2)

`ALUOut = PC + (sign-extend (IR[15-0]) << 2);` (3)

- *Implementare:*
 - (1) și (2) nimic special [se citesc regiștrii `rs`, `rt` și se re-scriu în `A`, `B` *în fiecare ciclu*];
 - (3) selectăm `AlUSrcA = 0`, `AlUSrcB = 11`, `AlUOp = 00` (adunare); adresa de salt se reține în `ALUOut`.



..Impartirea executiei instructiunii in cicluri

Pasul 3. Operație ALU, calcul adresă, ori completare branch: In acest ciclu operația este definită de instrucțiune:

- *Referința la memorie:*

$ALUOut = A + \text{sign-extend} (IR[15-0]);$

Implementare: selectăm $AlUSrcA = 1$, $AlUSrcB = 10$,
 $AlUOp = 00$ (adunare);

- *Operație aritmetică ori logică (tip R):*

$ALUOut = A \text{ op } B;$

Implementare: selectăm $AlUSrcA = 1$, $AlUSrcB = 00$,
 $AlUOp = 10$ (operația ALU rezultă din câmpul field via `ALUControl`);



..Impartirea executiei instructiunii in cicluri

Pasul 3. (cont.):

- *Branch:*

```
if (A == B) PC = ALUOut;
```

Implementare: Folosim adresa de salt din ALUOut (calculată în Pasul 2) și testul zero din ALU:

selectăm $AlUSrcA = 1$, $AlUSrcB = 00$, $AlUOp = 01$ (scădere), $PCSource = 01$ și setăm $PCWriteCond$ [Notă: rescriem peste adresa $PC + 4$ scrisă în pasul 1.];

- *Jump:*

```
PC = PC[31-28] || (IR[25-0] << 2);
```

Implementare: selectăm $PCSource = 10$ și setăm $PCWrite$.



..Impartirea executiei instructiunii in cicluri

Pasul 4. Acces memorie ori completare instructiune tip R:

- *Referința la memorie:*

`Memory[AluOut] = B;` (1)

ori

`MDR = Memory[ALUOut];` (2)

Implementare: (1) selectăm `IorD = 1` și setăm `MemWrite` (B a fost folosit și anterior; este același B, căci IR nu se schimbă);
(2) selectăm `IorD = 1` și setăm `MemRead` (MRD se scrie în fiecare ciclu);

- *Operație aritmetică ori logică (tip R):*

`REG[IR[15-11]] = ALUOut;`

Implementare: selectăm `RegDst = 1`, `MemtoReg = 0` și setăm `RegWrite`.



..Impartirea executiei instructiunii in cicluri

Pasul 5. Completare acces memorie: Doar instrucțiunea load a rămas necompletată.

- *Referința la memorie (load):*

$\text{Reg}[\text{IR}[20-16]] = \text{MDR};$

Implementare: selectăm $\text{MemtoReg} = 1$, $\text{RegDst} = 0$ și setăm RegWrite .

..Impartirea executiei instructiunii in cicluri

Tabel general:

Pas	Instr. tip R	Referinta mem.	Branch	Jump
1	$IR = Memory[PC];$ $PC = PC + 4;$			
2	$A = Reg[IR[25-21]]; $ $B = Reg[IR[20-16]]; $ $ALUOut = PC + (sign-extend (IR[15-0]) << 2);$			
3	$ALUOut = A \text{ op } B;$	$ALUOut = A +$ $sign-extend$ $(IR[15-0]);$	$if (A == B)$ $PC = ALUOut;$	$PC =$ $PC[31-28] $ $(IR[25-0] << 2);$
4	$REG[IR[15-11]]$ $= ALUOut;$	$Memory[AluOut]$ $= B; (store)$ $MDR =$ $Memory[ALUOut];$ $(load)$		
5		$Reg[IR[20-16]]$ $= MDR; (load)$		



Definirea controlului

Definirea controlului:

- Se folosesc *porți*, *ROM*-uri, ori *PLA*-uri pentru a sintetiza unitatea de control.
- Folosim *mașini cu stări finite* pentru reprezentarea grafică a unității de control.
[Alternativ, se poate folosi *microprogramarea*.]
- Tehnică: Determinăm funcția care dă *starea următoare* și funcția de *ieșire* care, apoi, se implementează cu un circuit cu memorie.
- Convenții: (1) Semnalele de control ca nu sunt *explicit setate*, se consideră *nesetate*.
(2) La multiplexoare, *setarea la 0* poate fi subînțeleasă, deci nu necesită porți.

..Definirea controlului




Figura conține *schema generală a unității de control*. Vom prezenta separat o componentă de control pentru fiecare tip de instrucțiune, pe care le asamblăm ca în figură.

..Definirea controlului




Figura conține componentele comune pentru controlul fazelor 1 & 2: *extragere a instrucțiunii* și *decodificare*.

..Definirea controlului




Figura
conține controlul
pentru procesare separată
a instrucțiunilor (fazele 3,4,5):
transfer memorie, operații de tip R, branch și jump.

..Definirea controlului




Figura
conține controlul
pentru procesare separată
a instrucțiunilor (fazele 3,4,5):
transfer memorie, *operații de tip R*, branch și jump.

..Definirea controlului




Figura
conține controlul
pentru procesare separată
a instrucțiunilor (fazele 3,4,5):
transfer memorie, operații de tip R, *branch* și jump.

..Definirea controlului






Figura
conține controlul
pentru procesare separată
a instrucțiunilor (fazele 3,4,5):
transfer memorie, operații de tip R, branch și *jump*.

..Definirea controlului

Figura detaliată a unității de control.



..Definirea controlului



Implementarea unității de control folosind o *unitate combinațională* și *elemente de memorie (regiștri)* pentru starea curentă.



Performanta implementarii cu cicluri multiple

Performanta, cicluri multiple: Implementarea cu un cicluri multiple nu este mult mai eficientă:

- Pe o mixtură de 43% ALU, 23% load, 13% store, 19% branch, 2% jump (tipică pentru compilatorul gcc) reducerea este de la
CPU = 5 (implementare cu un singur ciclu)

la

$$\begin{aligned}\text{CPU} &= 4 \times 0.43 + 5 \times 0.23 + 4 \times 0.13 + 3 \times 0.19 + 3 \times 0.02 \\ &= 4.02\end{aligned}$$

- Performanța obținută este:

$$\text{Perf mciclu} / \text{Perf ciclu} = 5 / 4.02 = 1.24$$

Câștigul enorm va veni de la combinarea acestei implementări cu tehnica de *pipeline* (prezentată în lecția următoare).



Procesorul: Calea de date si controlul

Cuprins:

- Generalitati
- Calea de date
- O prima implementare
- Implementare cu cicluri multiple
- *Microprogramare*
- Exceptii
- Concluzii, diverse, etc.

Generalitati:

- Mașinile cu stări finite sunt adecvate pentru *cazuri simple*, precum subsetul nostru MIPS cu 9 instrucțiuni.
- Trebuie căutate soluții alternative pentru *cazuri complexe*. Exemplu: MIPS (complet) are peste 100 instrucțiuni, implementarea lor variind între 1 și 20 de cicluri pe instrucțiune.
- Unitățile de controlul rezultate pot ajunge la *mii de stări*, cu sute de secvențe diferite (exemplu: setul Intel 80x86).
- Pentru simplificare, folosim *microprogramarea* care indică cum se setează și desetează semnalele de control; instrucțiunile folosite se numesc *microinstrucțiuni*.



Microinstrucțiuni

Microinstrucțiuni:

- O microinstrucțiune folosește *în paralel* mai multe câmpuri disjuncte.
- Microinstrucțiunile se pun în ROM ori PLA, deci au o adresă.
- Alegerea instrucțiunii următoare se face prin:
 - *Incrementarea* adresei curente (dacă valoarea câmpul Sequencing este *Seq*);
 - Salt la adresa pentru procesarea unei *noi instrucțiuni MIPS* (dacă valoarea câmpul Sequencing este *Fetch*);
 - Salt la adresa dată de o *unitate locala de control* - distribuție (dispatch) folosind o tabelă de adrese (dacă valoarea câmpul Sequencing este *Dispatch i*);
- O *microinstrucțiune* este un simplu tuplu de 8 valori.



Microinstructiuni

Campurile microinstructiunilor:

Numele campului	Functia campului
ALU control	Specifica operatia ALU executata in ciclul curent; rezultatul se scrie in ALUOut.
SRC1	Specifica sursa primului argument ALU.
SRC2	Specifica sursa celui de-al doilea argument ALU.
Register control	Specifica o operatie de scriere ori de citire in RF (Register File); la scriere, specifica si sursa datei scrise.
Memory	Specifica o operatie de scriere ori de citire in memorie; la scriere, specifica si sursa datei scrise; la citire, specifica si destinatia datei citite.
PCWrite control	Specifica scrierea PC-ului.
Sequnecing	Specifica cum se alege noua microinstructiune.



..Microinstruțiuni

Campurile microinstruțiunilor și valori:

Nume camp	Valori camp	Functia campului cu valorile specificate
Label	Orice string	Etichetele sunt folosite pentru saltul in microprogram. Etichetele care se termina cu 1 ori 2 sunt pentru distributie cu tabel de salt, indexat de codul operatiei. Celelalte sunt pentru salt direct. Etichetele nu genereaza semnale de control direct, ci indirect via instructiunea Sequencing.
ALU Control	Add	Seteaza ALU sa adune.
	Subt	Seteaza ALU sa scada (bun si pentru comparatii).
	Func code	Utilizeaza codul field din instructiune pentru ALU control.
SRC1	PC	Primul argument ALU este PC.
	A	Primul argument ALU este din registrul A.
SRC2	B	Al 2-lea argument ALU este din registrul B.
	4	Al 2-lea argument ALU este 4.
	Extend	Al 2-lea argument ALU este din Sign-Extend.
	Extshift	Al 2-lea argument ALU este din Shift left 2.



..Microinstruțiuni

Campurile microinstruțiunilor și valori (cont.)

Nume camp	Valori camp	Functia campului cu valorile specificate
Register control	Read	Citeste registri specificati de campurile rs , rt din IR și scrie în registri A, B.
	Write ALU	Scrie în registrul specificat de campul rd din IR data din registrul ALUOut.
	Write MDR	Scrie în registrul specificat de campul rt din IR data din registrul MDR.
Memory	Read PC	Citeste memoria cu adresa din PC și scrie în registrul IR (și în MDR, dar nefolosit).
	Read ALU	Citeste memoria cu adresa din ALUOut și scrie în registrul MDR.
	Write ALU	Scrie în memorie la adresa din ALUOut continutul din registrul B.



..Microinstrucțiuni

Campurile microinstrucțiunilor și valori (cont.)

Nume camp	Valori camp	Functia campului cu valorile specificate
PCWrite control	ALU	Scrie iesirea ALU in PC.
	ALUOut-cond	Daca iesirea zero din ALU este 1, scrie continutul registrului ALUOut in PC.
	Jump address	Scrie in PC adresa jump din instructiune.
Sequnecing	Seq	Se continua cu urmatoarea instructiune.
	Fetch	Se trece la prima microinstrucțiune (pentru a procesa o noua instructiune).
	Dispatch i	Executia urmatoare este definita de ROM-ul specificat de i (1 ori 2).



Microprograme

Microprograme:

Pașii 1 & 2 de *extracție instrucțiune* și *decodare* revin la:

Label	ALU	SRC1	SRC2	Register	Memory	PCWrite	Sequencing
Fetch	Add	PC	4		Read PC	ALU	Seq
	Add	PC	ExtShft	Read			Despatch 1

Pașii 3-4 ori 3-5 de la *accesarea memoriei* revin la:

Label	ALU	SRC1	SRC2	Register	Memory	PCWrite	Sequencing
Mem1	Add	A	Extend				Dispatch 2
LW2					Read ALU		Seq
				Write MDR			Fetch
SW2					Write ALU		Fetch

..Microprograme

Microprograme (cont.)

Pășii 3-4 la *instrucțiunea de format R* revin la

Label	ALU	SRC1	SRC2	Register	Memory	PCWrite	Sequencing
Rformat1	Func code	A	B				Seq
				Write ALU			Fetch

Pasul 3 de la *instrucțiunea conditională* revine la:

Label	ALU	SRC1	SRC2	Register	Memory	PCWrite	Sequencing
BEQ1	Subt	A	B			ALUOut-cond	Fetch

Pasul 3 de la *instrucțiunea de salt* revine la:

Label	ALU	SRC1	SRC2	Register	Memory	PCWrite	Sequencing
JUMP1						Jump address	Fetch


..Microprograme

Microprograme (cont.)

Programul complet este

Label	ALU	SRC1	SRC2	Register	Memory	PCWrite	Sequencing
Fetch	Add	PC	4		Read PC	ALU	Seq
	Add	PC	ExtShft	Read			Despatch 1
Mem1	Add	A	Extend				Dispatch 2
LW2					Read ALU		Seq
				Write MDR			Fetch
SW2					Write ALU		Fetch
Rformat1	Func code	A	B				Seq
				Write ALU			Fetch
BEQ1	Subt	A	B			ALUOut-cond	Fetch
JUMP1						Jump address	Fetch

Microprogramare: Implementare



Implementarea unității de control folosind un microprogram; *microcodul* este implementat cu un ROM ori PLA; *contorul* microprogram selectează noua instrucțiune; el este definit de un circuit de *selectie a adresei*.



Procesorul: Calea de date si controlul

Cuprins:

- Generalitati
- Calea de date
- O prima implementare
- Implementare cu cicluri multiple
- Microprogramare
- *Exceptii*
- Concluzii, diverse, etc.

Exceptii:

- Partea cea mai dificilă din procesor este *controlul* - dificil de făcut *corect și rapid*.
- In particular, este dificilă implementarea *excepțiilor* și a *întreruperilor*, care afectează cursul normal de procesare (diferă de branch și jump):
 - excepțiile sunt evenimente neașteptate *din procesor*, e.g., overflow, etc.;
 - întreruperile sunt evenimente similare *din afara procesorului*, e.g., comunicări I/O, etc.
- Uneori se folosește același termen de “excepție” pentru ambele categorii de evenimente.



..Exceptii

Exemple:

Tip de eveniment	Unde apare	Clasificare MIPS
Cerere de la un dispozitiv I/O	Extern	Intrerupere
Invocarea sistemului de operare dintr-un program utilizator	Intern	Exceptie
Depasire aritmetica (overflow)	Intern	Exceptie
Folosire de instructiune nedefinita	Intern	Exceptie
Eroare de functionare a hardware-ului	Oricare	Exceptie ori Intrerupere

Actiuni:

- Acțiunea de bază la excepție este de a salva adresa instrucțiunii care a generat-o într-un registru special *EPC* (*Exception Program Counter*).
- După procesarea excepției, sistemul de operare poate folosi EPC spre a continua execuția.



..Exceptii

Identificarea cauzei:

- MIPS foloseste un registru de stare *Cause Register* din care se deduce cauza.
- Sistemul de operare poate avea *întreruperi vectorizate*, anume multiple puncte de intrare care depind de cauza întreruperii și produc o procesare specifică limitată.
- Dacă nu este ca mai sus, se intră printr-un *unic punct* și sistemul de operare află cauza din registrul de stare înainte de a procesa întreruperea.
- Pentru controlul noilor regiștri se folosesc noi semnale de control *EPCWrite* și *CauseWrite*.

..Implementare cu cicluri multiple




Figura conține *schema de procesor cu cicluri multiple*, extinsă cu procesarea a *2 tipuri de excepții* (*operații nedefinite* și *overflow*).

..Definirea controlului





Figura
conține controlul
pentru procesare separată
a excepțiilor considerate:

depășire (overflow) și *instrucțiune nedefinită*.

..Definirea controlului

Figura detaliată a unității de control (cu excepții).





Procesorul: Calea de date si controlul

Cuprins:

- Generalitati
- Calea de date
- O prima implementare
- Implementare cu cicluri multiple
- Microprogramare
- Exceptii
- *Concluzii, diverse, etc.*