

CS-11xx:ArhCalc

Lecţia 10:

Procesorul: Tehnica de pipeline - II

G Stefănescu — Universitatea București

Arhitectura sistemelor de calcul, Sem.1 Octombrie 2016—Februarie 2017

După: D. Patterson and J. Hennessy, Computer Organisation and Design



Procesorul: Tehnica de pipeline

Cuprins:

- Tehnica de pipeline
- Calea de date cu pipeline
- Controlul pentru implementari cu pipeline
- Hazard de date si avansari
- Hazard de date si stationari
- Hazard la ramificatii
- Exceptii
- Concluzii, diverse, etc.



Dependenta de date vs. pipeline:

- Potenţialul extraordinar oferit de tehnica de pipeline este atenuat de dificultatea de a trata eficient excepţiile produse de diversele tipuri de *hazard*, care întârzie procesarea.
- Aici analizăm hazardul creat de *interdependența datelor*.
- In exemplul de mai jos, ultimile 4 instrucțiuni sunt depedente de prima prin intermediul registrului \$2.

```
      sub
      $2,$1,$3;
      (1)

      and
      $12,$2,$5;
      (2)

      or
      $13,$6,$2;
      (3)

      add
      $14,$2,$2;
      (4)

      sw
      $15,100($2);
      (5)
```




Figura ilustrează *dependențele de date* între 5 instrucțiuni procesate cu *pipeline*; ilustrarea este schematică spre a reliefa dependențele.



Dependenta de date vs. pipeline:

- Dependența de date este ilustrată în figura de mai sus.
- Figura descrie cazul când \$2 conţine valoarea 10 înainte de scădere şi -20 după.
- Care sunt hazardurile care apar?
 - pentru perechile (1,2) și (1,3) avem hazarduri;
 - pentru perechea (1,4) nu avem hazard, dacă se aplică convenția de a avea scriere în prima jumătate de ceas și citire în a doua;
 - pentru perechea (1,5) nu avem hazard.



Interfata hardware-software:

- O soluție facilă la hazardurile de mai sus este de a folosi o instrucțiune specială nop care nu face nimic.
- Compilatorul poate genera secvenţa echivalentă

```
sub $2,$1,$3; (1)
nop
nop
and $12,$2,$5; (2)
or $13,$6,$2; (3)
add $14,$2,$2; (4)
sw $15,100($2); (5)
```

care este corectă, dar inserează o întârziere de 2 cicluri.

• Rămân de căutat soluții mai performante.

Avansarea

Avansarea:

- Putem folosi tehnica de *avansare* (*forwarding*) pentru a soluţina hazardurile de date.
- *Sursa*: Noile valori produse de instrucţiuni pentru registrul destinaţie pot proveni:
 - din ALU (instrucțiune de format-R) și, înainte de finalizare, se găsesc în regiștrii pipeline EX/MEM și MEM/WB;
 - din memorie (instrucțiune load) și, înainte de finalizare, se găsesc în registrul pipeline MEM/WB.
- *Destinația:* Pentru un hazard soluționat prin avansare, utilizarea acestor valori se face
 - în faza de execuţie, folosindu-se pentru unul din argumentele ALU.



..Avansarea

Avansarea (cont.)

- Tipurile de *hazard* care pot fi *rezolvate* cu tehnica de avansare se pot clasifica astfel:
 - 1a: EX/MEM.RegisterRd = ID/EX.RegisterRs
 - 1b: EX/MEM.RegisterRd = ID/EX.RegisterRt
 - -2a: MEM/WB.RegisterRd = ID/EX.RegisterRs
 - -2b: MEM/WB.RegisterRd = ID/EX.RegisterRt

Pe scurt, regiştri rs, rt pentru ALU provin din EX/MEM la tipul 1 şi din MEM/WB la tipul 2.

• In exemplul anterior, perechea (1,2) este hazard de tip 1a, iar perechea (1,3) este de tip 2b.



..Avansarea

Time (in clock cyc	eles) —							
CC 1	CC 2	CC 3	CC 4	CC5	CC 6	CC 7	CC 8	CC 9
Value of register \$2: 10	10	10	10	10/–20	-20	-20	-20	-20
Value of EX/MEM : X	\mathbf{X}	X	-20	X	X	\mathbf{X}	\mathbf{X}	X
Value of MEM/WB: X	\mathbf{X}	X	\mathbf{X}	-20	X	\mathbf{X}	\mathbf{X}	X




Figura ilustrează tehnica de *avansare* pentru hazardurile de date: luăm datele necesare *înainte de finalizarea* procesării instrucțiunii.



..Avansarea


Avansarea (cont.)

Condiții pentru detectarea hazardului:

- Pentru un hazard de *tip 1*, condițiile sunt:
 - semnalul EX/MEM.RegWrite este setat (i.e., instrucţiunea curentă scrie într-un registru);
 - EX/MEM. RegisterRd $\neq 0$ (i.e., registrul destinație pentru avansare nu este registrul 0, care nu poate fi modificat);
- Similar pentru un hazard de *tip 2*, dar folosim registrul pipeline MEM/WB.

Condiții pentru avansarea datelor

• Folosim 2 semnale noi de control pentru avansarea datelor ForwardA şi ForwardB - vezi figura.



In roşu sunt prezentate noile *semnalele de control* necesare pentru rezolvarea hazardului de date cu tehnica de *avansare* (pe o cale de date simplificată).

Condițiile de *detectare hazard* și rezolvare cu *avansări*:

- Tip 1: în faza EX (execuție):
 - EX/MEM.RegWrite \land EX/MEM.RegisterRd $\neq 0$ \land EX/MEM.RegisterRd = ID/EX.RegisterRs \Rightarrow ForwardA = 10
 - EX/MEM.RegWrite \land EX/MEM.RegisterRd $\neq 0$ \land EX/MEM.RegisterRd = ID/EX.RegisterRt \Rightarrow ForwardB = 10
- Tip 2: în faza MEM (access memorie) provizoriu:
 - MEM/WB.RegWrite \land MEM/WB.RegisterRd $\neq 0$ \land MEM/WB.RegisterRd = ID/EX.RegisterRs \Rightarrow ForwardA = 01
 - MEM/WB.RegWrite \land MEM/WB.RegisterRd $\neq 0$ \land MEM/WB.RegisterRd = ID/EX.RegisterRt \Rightarrow ForwardB = 01




• Condițiile de mai sus *nu* sunt *disjuncte*; e.g., ele se pot suprapune, ca în cazul

```
add $1,$1,$2;
add $1,$1,$3;
add $1,$1,$4;
```

Hazardul se rezolvă luând cel mai recent rezultat (din faza EX, nu MEM). Deci apare o condiție suplimentară pentru Tipul 2.

- Tip 2: în faza MEM (access memorie) final:
 - MEM/WB.RegWrite \land MEM/WB.RegisterRd $\neq 0$ \land EX/MEM.RegisterRd \neq ID/EX.RegisterRs \land MEM/WB.RegisterRd = ID/EX.RegisterRs \Rightarrow ForwardA = 01 MEM/WB.RegWrite \land MEM/WB.RegisterRd $\neq 0$
 - \land EX/MEM.RegisterRd \neq ID/EX.RegisterRt
 - $\land \quad \texttt{MEM/WB.RegisterRd} = \texttt{ID/EX.RegisterRt} \Rightarrow \texttt{ForwardB} = 01$





Schiță a căii de date cu *componenta de control pentru avansare* utilizată pentru rezolvarea hazardului de date (ilustrată pe o cale de date simplificată).



Exemplu:

• In exemplele de mai jos ilustrăm cum funcționează tehnica de avansare pe următoarea secvență de program

sub	\$2,\$1,\$3;	(a)
and	\$4,\$2,\$5;	(b)
or	\$4,\$4,\$2;	(c)
add	\$9,\$4,\$2;	(d)

• Notații:

- $-k_a$ valoarea registrului k *la intrarea* în instrucțiunea a.
- $-k_{+a}$ valoarea registrului k *la ieșirea* din instrucțiunea a.
- $-k_{< a}$ o valoarea nedefinită a registrului k *înainte* de instrucțiunea a.



Exemplu (cont.)

• Condițiile de corectitudine sunt:

$$1_a - 3_a = 2_{+a} = 2_b = 2_c = 2_d;$$

 $2_b \wedge 5_b = 4_{+b} = 4_c;$
 $4_c \vee 2_c = 4_{+c} = 4_d$

- Tabelul de mai jos indică evoluția calculului, unde:
 - o linie conține toate valorile accesibile la un ceas dat;
 - culorile indică de unde se iau valorile corecte pentru regiştri ALU: albastru din EX/MEM; roşu din MEM/WB;




Exemplu (cont.)


• Tabel cu evoluția regiștrilor semnificativi:

Ceas	PC	IF/ID	${\sf ID/EX(rs,rt)}$	EX/MEM	MEM/WB
1	a				
2	b	I_a			
3	С	I_b	$1_{a}, 3_{a}$		
4	d	I_c	$2_{< b}, 5_b$	$1_a - 3_a$	
5		I_d	$4_{< c}, 2_{< c}$	$2_b \wedge 5_b$	$1_a - 3_a$
6			$4_{< d}, 2_d$	$4_c \vee 2_c$	$2_b \wedge 5_b$
7				$4_d + 2_d$	$4_c \vee 2_c$
8					$4_d + 2_d$

• De notat că în pasul 6, registrul 4 de folosit este cel din EX/MEM, nu cel din MEM/WB.


(*Ciclul 3*)






(*Ciclul 4*)

(*Ciclul 5*)





(*Ciclul 6*)



Comentarii:

- Analiza de mai sus nu este exhaustivă: am utilizat instrucţiuni particulare (de *format R*); desenele simplificate au folosit această cale particulară de date.
- Hazard care poate fi rezolvat cu avansări poate apărea şi la *alte combinații* de instrucțiuni: Spre exemplu, la load urmat de store data de scris în memorie de ia din MEM/WB;
- In MIPS operația nop are codul format numai din zerouri, anume este codul pentru sll \$0,\$0,\$0 (shift left logical cu 0 poziții), instrucțiune care într-adevăr nu modifică nimic;



Procesorul: Tehnica de pipeline

Cuprins:

- Tehnica de pipeline
- Calea de date cu pipeline
- Controlul pentru implementari cu pipeline
- Hazard de date si avansari
- Hazard de date si stationari
- Hazard la ramificatii
- Exceptii
- Concluzii, diverse, etc.




Intarzieri:

- Există cazuri în care avansarea nu poate rezolva hazardul, e.g., *load*, urmat de *citirea registrului*;
- In astfel de situații trebuiesc utilizate *întârzieri*, anume procesarea în pipleline este întârziată cu unul ori mai multe cicluri;
- Pentru detectarea acestor hazarduri folosim o *unitate de detectarea hazardului*, care implementează condițiile necesare;
- La exemplu de mai sus (i.e., load urmat de citire registru), hazardul este detectat în faza ID cu condițiile



Intarzieri (cont.)

• Exemplu: o dependență de date în pipeline care nu poate fi rezolvată cu avansări, ci cu întârzieri ale pipeline-ul:






Intarzieri (cont.)

- Intârzierea trebuie să aibă acelaşi efect ca intrucțiunea nop, dar acum începând din faza de execuție EX din pipeline;
- Pe exemplul dat întârzierea se simulează astfel:
 - în fazele IF, ID se refolosesc acelaşi date, desetând semnalele PCWrite, IF/IDWrite;
 - în fazele EX, MEM, WB se *desetează* cele 9 semnalele de control, deci nici regiştrii, nici memoria nu se pot modifica, neputându-se scrie (suficient: MemWrite, RegWrite);



Intarzieri (cont.)

• Figura ilustrează *rezolvarea cu întârzieri* a dependenței anterioare de date:





Exemplu:

• Ilustrăm cum funcționează tehnica de întârziere pe următoarea secvență de program

• Adăugăm convenţia că $M_a[v]$ (resp. $M_{+a}[v]$) reprezintă valoarea din memorie de la adresa v la intrarea în (resp. ieşirea din) instrucţiunea a. Condiţiile de corectitudine sunt:

$$M_a[1_a + 20] = 2_{+a} = 2_b = 2_c = 2_d$$

 $2_b \wedge 5_b = 4_{+b} = 4_d$




Exemplu (cont.)

• Tabelul de mai jos indică evoluția calculului:


Ceas	PC	IF/ID	${\sf ID/EX(rs,rt)}$	EX/MEM	MEM/WB
1	a				
2	b	I_a			
3	С	I_b	1_a		
4	С	I_b	$2_{< b}, 5_b$	$1_a + 20$	
5	d	I_c	$2_{< b}, 5_b$	$2_{< b} \wedge 5_b$	$M_a[1_a+20]$
6	e	I_d	$2_{c}, 6_{c}$	$2_b \wedge 5_b$	$2_{< b} \wedge 5_b$
7		I_e	$4_{< d}, 2_d$	$2_c \vee 6_c$	$2_b \wedge 5_b$
8			$6_e, 7_e$	$4_d + 2_d$	$2_c \vee 6_c$
9				$6_e ?= 7_e$	$4_d + 2_d$
10					$6_e ?= 7_e$


• In pasul 3 detectăm un hazard; procesarea se întârzie cu un ciclu spre a putea folosi valoarea corectă pentru 2_b în pasul 5.




Schiță a căii de date cu componenta de *detecție hazarduri*, adăugată la cea pentru avansări (ilustrată pe o cale de date simplificată).


(*Ciclul 2*)






(*Ciclul 4*)






(*Ciclul 5*)

(*Ciclul 6*)






(*Ciclul 7*)



Procesorul: Tehnica de pipeline

Cuprins:

- Tehnica de pipeline
- Calea de date cu pipeline
- Controlul pentru implementari cu pipeline
- Hazard de date si avansari
- Hazard de date si stationari
- Hazard la ramificatii
- Exceptii
- Concluzii, diverse, etc.



Generalitati:


- In afară de instrucțiunile de format R ori de acces la memorie, *hazarduri* pot produce și instrucțiunile de *ramificare* (*branch*).
- Abordarea este mai simplă, căci nu există tehnici generale de detecție și de rezolvare timpurie (precum avansările în cazul hazardul de date).
- In genere, apar mai puţin frecvent, iar tehnicile folosite sunt de a *reduce aşteptarea* ori de a *prezice rezultatul*.



Ipoteza de neacceptare a ramificarii: Procedura bazată pe ipoteza de a *nu accepta ramificarea* este următoarea:

- Se continuă cu secvența următoare.
- Decizia despre test o aflăm abia în faza MEM;
 - dacă decizia este de a accepta testul, se *curăță* (flush) pipeline-ul și se continuă cu instrucțiunea respectivă;
 - dacă nu se acceptă testul se continuă normal.





Impactul produs de instrucțiunile *branch* asupra pipeline-ului: se continuă în ipoteza că *ramificația nu este acceptată*; decizia exactă se află abia în faza MEM.




Reducerea întârzierii:

- Uneori, ca în cazul beq, *testul* se poate face *mai simplu* (nu cu scădere ALU): testez egalitatea bit-cu-bit, operație care poate fi făcută în faza ID cu hardware simplu.
- [Complicaţia este că mutând decizia de test în faza ID şi alte componente hardware dependente trebuiesc copiate acolo, spre exmplu cele pentru avansări.]
- Cu cele de mai sus se reduce aşteptarea de la 3 cicluri la 1.
- Istrucţiunea care trebuie curăţată este acum în faza IF şi se curăţă uşor *setând la 0 registrul* IF/ID (echivalent cu execuţia unei instrucţiunii nop, de cod 0).



Cale cu branch și hardware pentru flush





Exemplu:

 Ilustrăm cum funcționează tehnica pe următoarea secvență de program

```
36 sub $1,$3,7;

40 beq $10,$4,$8; # salt la 40+4+7*4=72

44 and $12,$2,$5;

48 or $13,$2,$6;


52 add $14,$4,$2;


...

72 lw $4,50($7);
```

• Desenul indică numai paşii semnificativi (ciclurile 3-4).

(*Ciclul 3*)






(*Ciclul 4*)



Predictii:


- Continuarea în "ipoteza că nu se acceptă testul" este un caz extrem de *predicție la ramificării*.
- In general, se folosește un *buffer* (tabelă a istoriei selecției) pe baza căruia se face predicția.
- *Exemplu:* O prezicere a selecției la branch care folosește 2 biți (spre a codifica cele 4 stări) schimbă prezicerea la 2 erori:





Slot de intarziere:

Exemple de planificări de activități spre a umple ciclul liber produs de întârzierile generate de ramificații.



(a) este preferabilă; dacă nu se poate, se încearcă (b) ori (c).



Procesorul: Tehnica de pipeline

Cuprins:

- Tehnica de pipeline
- Calea de date cu pipeline
- Controlul pentru implementari cu pipeline
- Hazard de date si avansari
- Hazard de date si stationari
- Hazard la ramificatii
- Exceptii
- Concluzii, diverse, etc.

Exceptii


Exceptii:

- Excepțiile se tratează similar, folosind regiştri EPC (Exception PC) și Cause Register.
- Dacă apare o excepţie overflow în ALU, transferăm controlul la o adresa $4000\ 0040_{hex}$ (ce conţine adresa procedurii pentru excepţii) şi curățăm pipeline-ul.
- Ultima operație se face cu un semnal de control nou EX.Flush, care setează semnalele uzuale de control la zero (suficient: MemWrite și IRWrite, spre a nu modifica memoria ori regiștrii).
- Instrucţiunea care a produs eroarea poate fi mai greu de localizat în pipeline; alternativ, se pot folosi *excepţii imprecise* totuşi, MIPS suportă *excepţii precise*.

Performanta

Cu si fara pipeline: Pe exemplul anterior (compilatorul gcc) avem:

- 23% load: 1 ciclu, uzual; 2, dacă este urmat de utilizare; medie: 1.5
- 13% store, 43% ALU: 1 ciclu
- 19% branch: 1 ciclu, corect; 2, dacă este predicție greșită; medie: 1.25 (aproximativ 1/4 sunt predicții greșite)
- 2% jump: 2 cicluri
- *Total*: $1.5 \times .25 + 1 \times .13 + 1 \times .43 + 1.25 \times .19 + 2 \times .02 = 1.18$
- *Performanță* (ciclu de 2ns): 8ns (1ciclu) / 1.18×2ns (pipe) = 3.40.



Schiță cu implementarea finală de pipeline.



Procesorul: Tehnica de pipeline

Cuprins:

- Tehnica de pipeline
- Calea de date cu pipeline
- Controlul pentru implementari cu pipeline
- Hazard de date si avansari
- Hazard de date si stationari
- Hazard la ramificatii
- Exceptii
- Pipeline superscalar si dinamic
- Concluzii, diverse, etc.