

Lecția 11:

Orgnizarea memoriei - I

G Ștefănescu — Universitatea București

Arhitectura sistemelor de calcul, Sem.1

Octombrie 2016—Februarie 2017

După: D. Patterson and J. Hennessy, Computer Organisation and Design



Orgnizarea memoriei

Cuprins:

- *Generalitati*
- Memoria cache
- Performanta memoriei cache
- Memoria virtuala
- Concluzii, diverse, etc.



Generalitati

Organizarea memoriei pe nivele: Următorul *exemplu* arată utilitatea organizării *memoriei pe nivele*:

- Presupunem că elaborăm o lucrare accesând diverse cărți organizate în două moduri:

Organizare plată: *Toate* cărțile sunt *în bibliotecă* și aducem *câte una* pe masă;

Organizare pe nivele: Tinem *unele* cărți pe *masă*, *altele* în *bibliotecă*; din când în când ducem cărți de pe masă în bibliotecă și aducem altele.

- Varianta a doua este clar mai bună (dacă cărțile de pe masă sunt relevante pentru subiectul cercetat).



..Generalitati

Organizarea memoriei pe nivele (cont.)

- In decizia relativ la *ce cărți ținem pe masă* este util un *principiu de localizare*:

Localizare temporală: Ținem pe masă cărți folosite în ultima vreme;

Localizare spațială: Ținem pe masă cărți care sunt în bibliotecă în locuri apropiate. [Presupunând că biblioteca este aranjată pe domenii, cărțile apropiate sunt din același domeniu ori domenii înrudite.]

- Similar, memoria calculatorului se poate organiza *pe nivele (ierarhic)*. Memoriile apropiate de procesor sunt *memorii cache*.

..Generalitati




Figura ilustrează *ierarhia de memorii*, producând *iluzia* unei memorii *mari și rapide*.



..Generalitati

Organizarea memoriei pe nivele (cont.)

- Memoriile mai *aproprite de procesor* sunt *rapide, dar mici și scumpe*; cele mai *depărtate*, sunt *mari, ieftine, dar lente*.


Tehnologie	Timp de acces	Pret pe MB (1997)
SRAM	5-25ns	100-250 USD
DRAM	60-120ns	5-10 USD
disc magnetic	$10-20 \times 10^6$ ns	0.10-0.20 USD

- Un pic diferit de exemplul cu cărți, memoriile formează o ierarhie în care *nivelele se conțin unele pe altele*

$$\text{nivel } 1 \subset \text{nivel } 2 \subset \text{nivel } 3 \dots$$

- Transferul de informație de pe un nivel pe altul se face pentru un grup mai mare de date, care formează un *bloc*.

..Generalitati



Transferul de date de la un nivel la altul se face folosind *blocuri* de memorie.



..Generalitati

Organizarea memoriei pe nivele (cont.)

- Definim următoarele noțiuni:


rata de succes (hit rate) = câte din accesările de memorie sunt rezolvate de nivelul curent;

rata de eșec (miss rate) = câte din accesările de memorie necesită access la nivelul următor (mai lent);

timp de succes (hit time) = timpul unei accesări cu succes (pe nivelul curent);

penalizare la eșec (miss penalty) = la eșec, timpul necesar transferării unui *bloc* de la nivelul următor, conținând data cerută;

..Generalitati



Ierarhia de memorii: Crescând distanța de precesor, crește timpul de acces.



Orgnizarea memoriei

Cuprins:

- Generalitati
- *Memoria cache*
- Performanta memoriei cache
- Memoria virtuala
- Concluzii, diverse, etc.



Memoria cache


Memorii cache:

- In sens un pic extins, *memoria cache* este:
 - un *nivel de memorie* între CPU și memoria principală; ori
 - un *tip de organizare* bazat pe principiul de localizare.
- Incepem cu un caz simplificat, anume procesorul accesează cuvinte (4B), iar blocurile din cache sunt tot de un cuvânt (4B).
- O schemă simplă de organizare a unui cache C de dimensiune N pentru o memorie M este folosind *adresarea directă*, anume:

blocul k de memorie din M

\mapsto *blocul $(k \text{ modulo } N)$ din C*

..Memoria cache



Un cache cu *acces direct* folosind *resturile modulo dimensiunea cache-ului*.



..Memoria cache

Memorii cache (cont.)

- Funcția de mai sus este surjectivă, dar nu injectivă. Cum știm ce element din M este memorat curent în C ?
- Adăugăm la datele din cache *informații auxiliare* (tag-uri), anume *câtul q împărțirii lui k la N* ; atunci, $k = q * N + (k \bmod N)$.
- Când dimensiunea cache-ului este $N = 2^n$,
 - adresa lui k în C este dată de ultimii n biți din k ;
 - tag-ul q este dat de biții din față care au rămas.
- Uneori trebuie știut dacă informația de la o adresă din cache este validă ori nu - pentru asta folosim, în plus, un *bit de validitate*.



..Memoria cache

Accesarea unui cache:

- Un exemplu de accesare folosind un cache de 8 blocuri pentru o memorie de 32 blocuri, deci *adresă de accesare are 3 biți, iar tag-ul 2 biți*.

- Să presupunem că se accesează datele din M de la adresele (zecimale):

22, 26, 22, 26, 16, 3, 16, 18.

- Plecând cu un cache vid, avem:

miss, miss, hit, hit, miss, miss, hit, miss.

- Evoluția cache-ului este descrisă în următoarele tabele, care ilustrează doar cazurile de eșec (miss):



..Memoria cache

Index	V	Tag	Data
000	N		
001	N		
010	N		
011	N		
100	N		
101	N		
110	N		
111	N		

Index	V	Tag	Data
000	Y	10	M[10000]
001	N		
010	Y	11	M[11010]
011	N		
100	N		
101	N		
110	Y	10	M[10110]
111	N		

Index	V	Tag	Data
000	N		
001	N		
010	N		
011	N		
100	N		
101	N		
110	Y	10	M[10110]
111	N		

Index	V	Tag	Data
000	Y	10	M[10000]
001	N		
010	Y	11	M[11010]
011	Y	00	M[00011]
100	N		
101	N		
110	Y	10	M[10110]
111	N		

Index	V	Tag	Data
000	N		
001	N		
010	Y	11	M[11010]
011	N		
100	N		
101	N		
110	Y	10	M[10110]
111	N		


Index	V	Tag	Data
000	Y	10	M[10000]
001	N		
010	Y	10	M[10010]
011	Y	00	M[00011]
100	N		
101	N		
110	Y	10	M[10110]
111	N		

..Memoria cache

Accesarea unui cache:

Un exemplu de control:

- Cache-ul este de 2^{10} cuvinte (2 biți sunt pentru offsetul de la octeți la cuvinte);
- Tag-ul folosește restul de 20 biți.
- Cache-ul are încă un bit, pentru validitatea datei în cache.





..Memoria cache

Marimea unui cache:

Problemă: Câți biți sunt necesari pentru un cache cu acces direct cu 64KB de date și blocuri de 1 cuvânt, presupunând că folosim adrese de 32b.

Răspuns:

- $64\text{KB} = 16\text{Kcuvinte} = 2^{14}\text{cuvinte}$, deci sunt 2^{14} blocuri; tag-urile au $32 - 14 - 2 = 16\text{b}$; în plus, avem 1b de validitate; deci, spațiul suplimentar pentru tag + bit este 17b.

- Memoria cache totală este

$$2^{14} * (32 + 17)\text{b} = 2^{14} * 49\text{b} = 784 * 2^{10}\text{b} = 784\text{Kb}$$

- Numărul total de biți este cu circa 50% peste cel pentru date.



..Memoria cache

Tratarea esecurilor:

- Dacă în procesor la încărcarea unei date ori instrucțiuni apare un *eșec* trebuie căutată informația în *nivelul următor* de memorie, semnificativ mai *lent*.
- Soluția este de a *îngheța* activitatea CPU până sosește data ori instrucțiunea necesară, apoi continuăm execuția.
- În rezolvarea problemei, pe lângă controlul din procesor se folosește un *control separat* pentru actualizarea memoriei cache.
- Înghețarea activității procesorului se face ca la versiunea pipeline, dar mult mai simplu: *conservăm conținutul regiștrilor* (uzuali ori pipeline).



..Memoria cache

Tratarea esecurilor (cont.)

Detalii pentru tratarea eșecul încărcării unei instrucțiuni:

- Se trimite PC-ul original (deci $PC-4$) la memoria principală;
- Se trimite un semnal de citire din memorie și se așteaptă rezultatul;
- Se scrie în memoria cache, punând rezultatul în zona de date și completând tag-ul cu biții din fața ai adresei PC (din ALU) și setând bitul de validitate;
- Se restartează execuția, reîncărcând instrucțiunea din memoria cache.



..Memoria cache

Tratarea esecurilor (cont.) Cum reducem penalizarea datorată eșecului?
O soluție este *stall on use*:

- Se așteaptă *activ*, procesorul încercând să execute alte instrucțiuni.
- Strategia este *bună* pentru *eșecul la date*, dar *nu la instrucțiuni*, căci acestea depind unele de altele.
- *Eficiența* (numărul de cicluri salvate) depinde de interdependența datelor, de numărul de *instrucțiuni independente* cu care se poate alimenta procesorul așteptând sosirea datei cerute.

Nota: Există si alte strategii, unele discutate ulterior: mai multe nivele de memorii cache, o aranjare mai flexibilă a blocurilor in memorie, etc.



..Memoria cache


Studiu de caz: DECStation 3100:

- Este procesor de tip pipeline; în activitate intensă accesează *o instrucțiune* și *o dată pe ciclu* pipeline.
- Are *2 memorii cache* de 64KB (una pentru instrucțiuni, una pentru date), cu blocuri de 1 cuvânt.
- Accesarea memoriei pentru *citire* se produce astfel:
 - Trimitem adresa la cache (din PC ori ALU);
 - Dacă cache-ul returnează succes (hit), informația este pe liniile de intrare;
 - Dacă cache-ul returnează eșec (miss), se trimite adresa la memoria principală, se scrie în cache, și se continuă ca mai sus.



Cache-ul la DECStation 3100:

- Conține 16K blocuri de 1 cuvânt; deci, indexul are 14b;
- Tag-ul folosește restul de $32 - (14 + 2) = 16$ biți.





..Memoria cache

Studiu de caz: DECStation 3100:

- Accesarea memoriei pentru *scriere* se produce astfel:
 - Scriem data în cache.
 - Cum memoria principală poate avea o dată diferită, cache-ul și memoria pot fi *inconsistente*.
 - Consistența la DECStation 3100 se menține prin *scriere și în cache și în memorie*.
- Tehnica de consistență de mai sus se numește *scriere simultană*.
- Exemple de rate de eșec la DECStation 3100 (la citire)

Program	Esec la instructiuni	Esec la date	Esec combinat
gcc	6.1%	2.1%	5.4%
spice	1.2%	1.3%	1.2%



..Memoria cache

Memorii tampon, consistenta:

- O altă tehnică de consistență este de *scriere la loc (write-back)*:
 - datele scrise se scriu curent doar în cache;
 - ele se scriu în memoria principală *numai când* blocul din cache trebuie înlocuit cu altul din memorie.
- Eșecurile *de scriere* pot produce penalizări de multe cicluri (procesorul așteaptă până se scrie în memoria principală). Întârzierea se poate diminua folosind *memorii buffer (tampon)*.
- La DECStation 3100 mărimea buffer-ul de scriere este de 4 cuvinte.




..Memoria cache

Folosirea localizării spațiale:

- Transferul de informații între cache și memorie se face în grupuri mai mari, numite *blocuri*.
- Putem folosi același sistem de adresare, dar acum relativ la blocuri mai mari de cuvânt; după localizarea blocului, se identifică poziția datei.
- *Intrebare:* Unde este data de la adresa 1208B într-un cache de 64 blocuri cu 16B fiecare?

Răspuns: $1208 = 75 \times 16 + 8$; blocul din cache este $75 \bmod 64 = 11$; elementul din bloc este cel cu index $8/4 = 2$ (al 3-lea cuvânt).

..Generalitati



Un cache de 64KB care utilizează *blocuri de 4 cuvinte* (16B).


..Memoria cache

Folosirea localizarii spatiale (cont.)

- Exemple de rate de eșec la DECStation 3100 cu blocuri de lungimi diferite

Program	Marime bloc	Esec la instructiuni	Esec la date	Esec combinat
gcc	1	6.1%	2.1%	5.4%
	4	2.0%	1.7%	1.9%
spice	1	1.2%	1.3%	1.2%
	4	0.3%	0.6%	0.4%

- După cum se observă, în general, mărirea dimensiunii blocului *scade rata de eșec*. (In contrapondere, creșterea dimensiunii blocului crește penalizarea la eșec.)





..Memoria cache

Organizare a memoriei cu cache-uri: Să analizăm un caz ipotetic, cu următorii timpi de acces pentru un eșec:

- 1 ciclu de ceas - trimis adresa
- 15 cicluri - inițializarea memoriei DRAM
- 1 ciclu - trimis data


Lărgime de bandă de 1 cuvânt: Pentru un cache cu blocuri de 4 cuvinte și interacție cu memoria pe 1 cuvânt, penalizarea la eșec este de:

$1 \text{ (trimis adresă)} + 4 * 15 \text{ (4 initializari de acces)} + 4 * 1 \text{ (transfer 4 date din bloc)} = 65 \text{ cicluri}$


Lărgime de bandă de 2 cuvinte: Dacă interacția cu memoria este pe 2 cuvinte, penalizarea devine:

$1 \text{ (trimis adresă)} + 2 * 15 \text{ (2 initializari de acces)} + 2 * 1 \text{ (transfer 4 date din bloc)} = 33 \text{ cicluri}$


..Generalitati



a. One-word-wide memory organization



b. Wide memory organization



c. Interleaved memory organization

Exemple de *organizări de memorie* (relativ la *largimea de bandă* a interacției între memorii).



..Memoria cache

Organizare a memoriei cu cache-uri (cont.)

- Varianta a 2-a este mai rapidă, dar mai costisitoare și poate introduce întârzieri din cauza multiplexoarelor și controlului dintre CPU și cache-uri.
- Alternativ, putem păstra interacția pe 1 cuvânt, dar citi mai mult la un acces de memorie.

Lărgime de bandă de 1 cuvânt și interleaving: Dacă interacția cu memoria este pe 1 cuvânt dar putem citi 4 date la un acces de memorie, penalizarea devine:

$1 \text{ (trimis adresă)} + 1 * 15 \text{ (1 initializare de acces)} + 4 * 1 \text{ (transfer 4 date din bloc)} = 20 \text{ cicluri}$



..Memoria cache

Tipuri de memorii:

- Organizarea este descrisă sub forma $d \times w$, unde
 - d - numărul de locații adresabile;
 - w - lărgimea fiecărei locații (valori populare: 4 și 8 biți);Exemple: DRAM de 16Mb de tip $4M \times 4$; Memorie de 64MB din 4 cipuri DRAM de de tip $4M \times 16$; etc.
- Cu timpul, s-au creat combinații DRAM + SRAM, anume se accesează o linie întreagă (*pagină*) dintr-o configurație matricială de DRAM, rezultatul punându-se într-un SRAM; Exemplu: *EDO RAM* (EDO = Extended Data Out).
- Versiuni mai recente sunt *SDRAM*-uri (DRAM-uri sincrone) care folosesc ceas pentru a accesa o secvență de locații succesive (engl. “burst”) - evită sincronizarea și adrese multiple.



Orgnizarea memoriei

Cuprins:

- Generalitati
- Memoria cache
- *Performanta memoriei cache*
- Memoria virtuala
- Concluzii, diverse, etc.



Performanta memoriei cache

Generalitati:

- *Timpul de execuție* CPU poate fi separat în: (1) timp de *execuție propriu-zisă* t_e și (2) timp de *așteptare pentru accesul la memorie* t_a (aici, doar eșecurile contează).
- La rândul lui, t_a se împarte în: (1) timp de *așteptare pentru citire* t_r și (2) *pentru scriere* t_w .
- La citire, contează *rata de eșecuri* și *penalizarea la un eșec*;
- La scriere, ca la citire + întârzierile produse *când buffer-ul este plin*.
- In fine, *ratele* de eșec variază la *instrucțiuni* și la *date*.



..Performanta memoriei cache

Exemplu: Pentru gcc [43% ALU, 23% load, 13% store, 19% branch, 2% jump], presupunem că avem:

- o rată de eșec de 2% la instrucțiuni și 4% la date;
- CPI-ul este 2 fără blocări de memorie;
- penalizarea la toate eșecurile este 40 de cicluri

Cu cât este mai rapidă o mașină cu cache perfect (fără eșecuri)?

Răspuns:

- Eșec pentru instrucțiuni: $Eșec\ (instr.) = I \times 0.02 \times 40 = 0.80 \times I$ cicluri (I = numărul de instrucțiuni);
- Pentru date (load + store = 36%): $Eșec\ (date) = I \times 0.36 \times 0.04 \times 40 = 0.58 \times I$;
- Total blocări pentru acces memorie: $0.80 \times I + 0.58 \times I = 1.38 \times I$;
- Performanta: $CPU_{cu_blocari} / CPU_{cache_perfect} = (2 + 1.38) / 2 = 1.69$.



Performanta memoriei cache

Procesor mai rapid:

- Pe exemplul anterior, dacă *reducem CPI de la 2 la 1* (păstrând frecvența de ceas), cache-ul perfect aduce un spor de

$$(1 + 1.38)/1 = 2.38$$

Dar, în versiunea cu blocări, ponderea blocărilor crește semnificativ de la

$$1.38/3.38 = 41\% \quad \text{la} \quad 1.38/2.38 = 58\%$$

- Similar, dacă *frecvența de ceas crește*, performanța nu crește proporțional în prezența eșecurilor de access la memorie (vezi exemplul următor).
- Concluzie: CPI-ul mic, ori frecvența sporită *crește impactul eșecurilor* de acces la memorie.



..Performanta memoriei cache

Exemplu: Repetăm exemplul, cu aceleași date (în particular, păstrăm ratele de eșec anterioare), dar

- dublăm frecvența de ceas.

Cu cât este mai rapidă noua mașină, dacă nu avem cache perfect?

Răspuns:

- Măsurate în frecvența nouă, penalizările la eșec sunt de 80 de cicluri;
- Eșec (total) = $I \times (0.02 \times 80 + 0.36 \times 0.04 \times 80) = 2.75 \times I$ cicluri;
Deci avem un CPI de $2 + 2.75 = 4.75$.
- Performanta: $CPU_{\text{cu_ceas_lent}} / CPU_{\text{cu_ceas_rapid}} = 3.38 / [(2 + 2.75) \times 0.5] = 1.42$.
- Deci, la cache imperfect, crescând frecvența cu 100%, performanta crește cu numai 42%!




Reducerea numarului de esecuri

Alte organizari de cache:


- Schema de adresare directă (modulo N) este simplă, dar poate produce un număr mare de eșecuri.
- Se poate folosi o schemă de adresare *complet asociativă* în care orice bloc de memorie poate fi pus în orice bloc din cache;
- Intre ele, putem folosi scheme de adresare *n -asociative* (ori *set-asociative*), unde pentru un bloc de memorie există o mulțime de n locații în cache unde poate fi plasat.
- Dacă sunt N mulțimi, atunci

blocul k din *memorie* \mapsto mulțimea $k \bmod N$ din *cache*


Apoi blocul *se caută* în interiorul mulțimii asociate ca mai sus.



..Reducerea numarului de esecuri



Exemple de *organizări de cache*: adresare *directă*, *partial asociativă*, și *complet asociativă*.



..Reducerea numarului de esecuri

Exemple de adresări
pentru un cache
de capacitate 8:

directă,
2-asociativă,
4-asociativă,
8-asociativă.

**One-way set associative
(direct mapped)**

Block	Tag	Data
0		
1		
2		
3		
4		
5		
6		
7		

Two-way set associative

Set	Tag	Data	Tag	Data
0				
1				
2				
3				

Four-way set associative

Set	Tag	Data	Tag	Data	Tag	Data	Tag	Data
0								
1								

Eight-way set associative (fully associative)

Tag	Data	Tag	Data	Tag	Data	Tag	Data	Tag	Data	Tag	Data	Tag	Data	Tag	Data



..Performanta memoriei cache

Exemplu: Avem date 3 cache-uri de 4 cuvinte, care sunt respectiv

- *complet asociativ, 2-asociativ, și cu adresare directă.*


Câte eșecuri există la procesarea secvenței de adrese: 0, 8, 0, 6, 8?

Răspuns:

Cache cu accesare directă: $0 \mapsto 0, 6 \mapsto 2, 8 \mapsto 0 \Rightarrow 0(\text{miss}), 8(\text{miss}), 0(\text{miss}), 6(\text{miss}), 8(\text{miss}),$ deci 5 eșecuri;

Cache 2-asociativ: $0 \mapsto 0, 6 \mapsto 0, 8 \mapsto 0 \Rightarrow 0(\text{miss}), 8(\text{miss}), 0(\text{hit}), 6(\text{miss}), 8(\text{miss}),$ deci 4 eșecuri;

Cache complet asociativ: $0 \mapsto 0, 6 \mapsto 0, 8 \mapsto 0 \Rightarrow 0(\text{miss}), 8(\text{miss}), 0(\text{hit}), 6(\text{miss}), 8(\text{hit}),$ deci 3 eșecuri;




..Reducerea numarului de esecuri


Exemplu (concret, pe DECStation 3100)

Program	Asociativitate	Esec la instructiuni	Esec la date	Esec combinat
gcc	1	2.0%	1.7%	1.9%
	2	1.6%	1.4%	1.5%
	4	1.6%	1.4%	1.5%
spice	1	0.3%	0.6%	0.4%
	2	0.3%	0.6%	0.4%
	4	0.3%	0.6%	0.4%


Datele sunt mici; doar la gcc se vede un câstig de 20% in trecerea de la 1- la 2-asociativitate.



..Reducerea numarului de esecuri



Implementare a unui cache *4-asociativ* (se folosesc 4-comparatori și un multiplexor 4-to-1).




..Reducerea numarului de esecuri

Complemente:

Mărimea tag-urilor: In genere, mărinđ numărul de elemente într-un set (gradul de asociativitate) crește mărimea tag-ului.

De exemplu, un cache de 4K blocuri de 4 cuvinte (adrese de 32b) folosește pentru tag-uri: 64Kb la adresare directă, 68Kb la cache 2-asociativ, 72Kb la cache 4-asociativ, și 112Kb la cache complet-asociativ.

Tehnica de înlocuire: La memorii asociative, dacă mulțimea de locații pentru un bloc este complet ocupată, trebuie înlocuit un bloc. Strategia uzuală este *LRU (least recently used)* - cel mai vechi bloc este înlocuit.



..Reducerea numarului de esecuri

Complemente:

Cache-uri pe mai multe nivele:

- Este util să se organizeze cache-uri pe mai multe nivele, spre exemplu cu un nivel SRAM suplimentar între procesor și DRAM-uri.
- Prezența unui cache suplimentar poate reduce timpul de penalizare la eșec, dacă putem găsi blocul în cache-ul secundar.
- Cu 2 cache-uri, prima se poate focaliza pe minimizarea timpului de succes, iar a doua pe reducerea timpului de penalizare la eșec.
- Folosirea de mai multe cache-uri multiplică numărul de tipuri de eșec care pot apare.



Orgnizarea memoriei

Cuprins:

- Generalitati
- Memoria cache
- Performanta memoriei cache
- *Memoria virtuala*
- Concluzii, diverse, etc.




Memoria virtuala

Generalitati:

- Memoria *principală* poate fi considerată un “cache” pentru următoare - cea *secundară* (implementată magnetic pe hard disk). Tehnica rezultată este de *memorie virtuală*.
- Fiecare program care rulează are unicul său spațiu de adrese în memoria virtuală.
- O adresă din memoria virtuală are asociată o *adresă fizică* în memoria principală și una pe disk.
- Memoria principală fiind mai mică, blocurile din memoria virtuală se încarcă (și descarcă) succesiv în memoria principală.
- Blocul de transfer între memorii (disk, virtuală, principală) se numește *pagină*. Localizarea unei date în memorie se face cu *numărul de pagină* și *deplasarea* (offset-ul) în pagină.

..Memoria virtuala

Generalitati (cont.)




- *Memoria virtuală* și corespondențele la cea *magnetică* (pe disk) și cea *principală*.
- Putem observa un caz de *sharing* (memorie comună): 2 adrese virtuale au, *în același timp*, aceeași adresă fizică, deci 2 programe au cod ori date comune.

..Memoria virtuala

Generalitati (cont.)

- Exemplu de corespondență de la adrese virtuale la adrese fizice



- Paginile au $2^{12} = 4\text{KB}$, deci offset-ul necesită 12b de adresă;
- Pentru adrese fizice, numărul de pagină folosește 18b, deci memoria principală este de cel mult 1GB;
- Memoria virtuală folosește 20b, deci este până la 4GB.



..Memoria virtuala

Generalitati (cont.) Eșecul de a găsi o dată în memorie se numește aici *page fault* (eroare de pagină). Dat fiind accesul lent la hard disk, penalizarea pentru page-fault este enormă: *milioane de cicluri* de procesor. Soluții:

- Paginile trebuie să fie *mari* spre a amortiza timpul de acces; usual de la 4KB la 64KB;
- Organizările trebuie să *evite* page-fault, deci folosim organizări *asociative*.
- Se poate folosi tehnică *software* complicată spre a evita page-fault (penalizarea poate fi mai mică).
- Tehnica de scriere nu este simultană, ci *scris la loc* (scriem pe disk doar la schimbarea paginii din memorie).



Memoria virtuala


Plasarea paginilor:

- Pentru a evita page-fault, paginile se pun *oriunde* în memorie, folosind algoritmi și structuri de date sofisticate (plasare complet-asociativă).
- În memoria virtuală, există un *tabel de pagini* care conține indexul paginii în adresare virtuală și adresa fizică corespunzătoare.
- Fiecare *program are propriul său tabel* de pagini.
- Există în hardware un *registru* special *pentru tabelul de pagini*.
- În fine, există un *bit de validitate* (ca la cache), care spune dacă pagina este prezentă în memorie.

..Memoria virtuala

Plasarea paginilor (cont.)

Figura descrie cum se obține *adresa fizică* folosind *registrul pentru tabelul de pagini* și *numărul virtual al paginii* în tabel.






Memoria virtuala

Page-fault:

- Apare *page-fault* când *bitul de validitate este 0* (pagina nu e prezentă în memorie). Controlul este preluat de *sistemul de operare*.
- Pentru a putea ști locațiile de pe disk ale paginilor din memoria virtuală, sistemul de operare crează o *structură* de date cu *locațiile pe disk* ale paginilor unui *proces* la crearea lui.
- Dacă toate locațiile din memorie sunt ocupate, sistemul de operare *alege o pagină* care va fi înlocuită.
- Modelul uzual de selecție este *LRU (least recently used)*. Exemplu: dacă ultimile pagini accesate au fost 10,12,9,7,11,10 și se cere 8 (care nu e prezentă), se înlocuiește 12 cu 8. [Implementarea lui LRU poate fi *costisitoare*; alternativ, putem folosi un *bit de utilizare*.]

..Memoria virtuala



Căutare a unei pagini în memorie: dacă bitul de validitate e 0, pagina este *doar pe disk* (de obicei, se folosește o tabelă diferită pentru locațiile de pe disk).

Scriere:

- Scrierea pe disk este *lentă*, deci se preferă evitarea ei.
- Tehnica uzuală este *scrierea pe loc*, anume scriem pagina pe disk când pagina este înlocuită în memoria principală.
- Suplimentar, se poate folosi un *dirty-bit* care spune dacă pagina a fost modificată în memorie și trebuie realmente rescrisă pe disk.



Memoria virtuala

TLB: (*Translation-lookaside buffer*)

- Pentru a eficientiza accesarea tabelului cu pagini se folosește o tabelă mică cu accesurile curente, anume o *memorie cache* numită **TLB** (translation-lookaside buffer).
- Organizarea este de tip *cache peste tabelul de pagini*.
- Dacă apare un *eșec în TLB*, există o șansă să găsim adresa fizică a paginii *în tabelul cu pagini*. Dacă nu, se invocă sistemul de operare pentru acces la *disk*.
- Eșecurile TLB pot fi rezolvate cu *hardware ori software* (de regulă tehnici similare).
- La înlocuirea unei intrări din TLB, singurele valori de scris în tabelul de pagini sunt *biții use + dirty* (restul nu se modifică).

..Memoria virtuala




Figura prezintă buffer-ul **TLB** care este un fel de *cache pentru tabela de pagini* relativ la adresele fizice care apar.

TLB (cont.)

Caracteristici tipice pentru TLB:


- Mărime: 32-4096 intrări;
- Mărime bloc: 1-2 pagini;
- Timp de succes: 0.5-1 cicluri;
- Penalizare la eșec: 10-30 cicluri;
- Rate de eșec: 0.01-1%.

..Memoria virtuala

TLB (cont.)

Implementare
integrată a
memoriei
virtuale,
TLB-urilor și
cache-urilor.

Exemplu este
de la
DECStation
3100.





Orgnizarea memoriei

Cuprins:

- Generalitati
- Memoria cache
- Performanta memoriei cache
- Memoria virtuala
- *Concluzii, diverse, etc.*