

# Lista de Exercícios

## Hierarquia de Memória

98800-04 – Fundamentos de Sistemas Computacionais · Prof. Iaçanã Ianiski Weber

### Formulário

Considere a memória endereçável a *byte* e use potências de 2 ( $1\text{ KB} = 2^{10}$  bytes,  $1\text{ MB} = 2^{20}$  bytes, ...).

Miss ratio =  $1 - \text{Hit ratio}$        $\text{AMAT} = \text{Hit time} + \text{Miss ratio} \times \text{Miss penalty}$

Em hierarquia de  $n$  níveis, a *Miss penalty* de um nível é o AMAT do nível imediatamente inferior.

- Explique, em uma frase cada, o significado dos seguintes **parâmetros** de uma memória:
  - Tempo de acesso
  - Taxa de transferência
  - Capacidade
  - Volatilidade
  - Temporiedade
- Classifique cada memória abaixo como **volátil** ou **não-volátil** e associe-a ao nível da hierarquia em que costuma aparecer (registradores, cache, memória principal ou memória secundária):
 

|      |             |
|------|-------------|
| SRAM | ROM         |
| DRAM | Flash (SSD) |

Por que faz sentido que o nível *mais distante* do processador seja, em geral, não-volátil?
- Determine, para cada capacidade abaixo, (i) o número total de **bytes** (como potência de 2) e (ii) o número mínimo de **bits de endereço** necessários para endereçar a memória byte a byte:
  - 28 KB
  - 2 GB
  - 4 TB
- Uma memória possui **tempo de acesso de 20 ns** e entrega **16 bits por acesso**.
  - Calcule a **taxa de transferência** resultante (em MB/s).
  - Se o barramento de dados passar a transferir **64 bits por acesso** (mantido o tempo de acesso), qual a nova taxa? O ganho é proporcional? Explique.
- Para cada trecho de código abaixo, identifique se predomina **localidade temporal**, **espacial** (ou ambas) e **justifique**:
  - `for (i=0; i<N; i++) soma += A[i];` — considere separadamente o acesso a *soma*, a *i* e a *A[i]*.
  - Percorrer uma matriz *M[L][C]* (armazenada por *linhas*) acessando-a **coluna a coluna**.

Por que, sem a propriedade de localidade, toda a ideia de hierarquia de memória seria inútil?
- Defina os termos a seguir, usados na relação entre dois níveis de memória: **bloco**, **hit**, **miss**, **hit ratio**, **miss ratio**, **hit time** e **miss penalty**. Em seguida, suponha que de **2000 acessos** ao nível superior, **120 resultaram em miss**: calcule o *hit ratio* e o *miss ratio*.
- Um sistema possui uma única cache com **hit time = 2 ns**, **hit ratio = 95%** e **miss penalty = 80 ns**.
  - Calcule o **AMAT** (tempo médio efetivo de acesso).
  - Que **hit ratio mínimo** seria necessário para que o AMAT não ultrapassasse **5 ns**?
- Considere a hierarquia: **L1** (hit time = 1 ns, hit ratio = 92%); em caso de falha na L1, acessa-se a **L2** (hit time = 8 ns, hit ratio = 80%); e, em caso de falha na L2, acessa-se a **DRAM** com penalidade de **100 ns**.
  - Calcule o **AMAT total** do sistema.
  - Da latência média obtida, qual parcela é “culpa” dos acessos à DRAM? Comente o impacto de um *miss ratio* de L2 alto sobre o desempenho.
- Uma CPU de **2 GHz** (período de 0,5 ns) tem **CPI base = 1,0** e realiza, em média, **1,5 acessos à memória por instrução** (incluindo a busca da instrução). Cada acesso tem **miss rate = 4%** e **miss penalty = 50 ns**.
  - Converta a *miss penalty* para **ciclos de clock**.
  - Calcule os **ciclos de stall por instrução** causados pelas falhas e o **CPI efetivo**.
  - Quantas vezes a máquina ficaria *mais lenta* que o caso ideal (sem falhas)?

### Curiosidade

A fórmula do AMAT mostra por que arquitetos investem tanto em aumentar o *hit ratio*: como a *miss penalty* costuma ser **dezenas a centenas de vezes** maior que o *hit time*, mesmo poucos pontos percentuais de falhas dominam a latência média — exatamente o que você observou nas questões 7 a 9.