

Lista de Exercícios

Mapeamento Associativo e Conjunto Associativo

98800-04 – Fundamentos de Sistemas Computacionais · Prof. Iaçanã Ianiski Weber

Formulário

$$\text{AMAT} = \text{Hit time} + \text{Miss rate} \times \text{Miss penalty}$$

1. Em uma frase cada, explique a diferença entre **mapeamento direto, totalmente associativo e conjunto associativo N -way** quanto a *em quais posições da cache* um bloco da memória principal pode ser alojado. Em seguida, justifique a afirmação: “*mapeamento direto e totalmente associativo são apenas casos especiais do conjunto associativo*”, indicando qual valor de N corresponde a cada um.
2. Considere um espaço de endereçamento de **256 MB**, uma cache **totalmente associativa** de **1024 linhas e blocos de 16 bytes**.
 - a) Mostre a divisão dos bits do endereço (*tag e offset*) e explique **por que não existe campo de linha/índice** neste mapeamento.
 - b) Quantos bytes de **dados úteis** a cache armazena efetivamente?
 - c) Qual o tamanho (em bits) da **memória associativa**, sabendo que cada entrada guarda a *tag* mais um *bit de validade*?
3. Uma cache **conjunto associativa 4-way** possui **32 KB**, **blocos de 64 bytes** e endereços de **32 bits**.
 - a) Quantos **blocos** cabem na cache? Quantos **conjuntos** ela possui?
 - b) Determine o número de bits de **offset, índice e tag**.
 - c) Quantos **comparadores de tag** atuam *simultaneamente* em uma busca? Por que esse número independe do tamanho total da cache?
4. Para uma cache de **64 KB** com **blocos de 4 bytes**, calcule quantos **comparadores de tag** seriam necessários se ela fosse **totalmente associativa** e quantos seriam necessários se fosse **8-way**. Use os valores para explicar por que o mapeamento conjunto associativo *viabiliza caches maiores* sem estourar o custo da memória associativa.
5. Um sistema tem **L1** (hit time = 2 ciclos, miss rate = 8%) e **L2** (hit time = 12 ciclos, miss rate = 20%); uma falha na L2 vai à **DRAM** com penalidade de **150 ciclos**.
 - a) Calcule a *miss penalty* da L1 e o **AMAT** do sistema (em ciclos).
 - b) Recalcule o AMAT **removendo a L2** (a L1 passa a falhar direto para a DRAM). Quantas vezes a presença da L2 deixou o acesso médio mais rápido?