МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ «ВЯТСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ»

Факультет автоматики и вычислительной техники Кафедра электронных вычислительных машин

| , , | аю к защите дитель прое | |
|--------------|----------------------------|----|
| | Мельцов В. | Ю_ |
| подпись | фамилия, инициа: | пы |
| « <u></u> »_ | 20 | Γ. |

«РАЗРАБОТКА ОПЕРАЦИОННОЙ ЧАСТИ АРИФМЕТИКО-ЛОГИЧЕСКОГО УСТРОЙСТВА» ПОЯСНИТЕЛЬНАЯ ЗАПИСКА

к курсовому проекту по дисциплине «Проектирование цифровых устройств»

ТПЖА. 09.03.01.071 ПЗ

| Студент Группы | ИВТ-31 _ | /_ | <u>Аль</u> | мухаметов М.И |
|----------------|-----------|---------|------------|---|
| Руководитель | | подпись | /_ | фамилия, инициалы Мельцов В.Ю. |
| | под | пись | | фамилия, инициалы |
| Проект защищен | с оценкой | | | дата защиты |
| Комиссия | подпись | (| | Мельцов В.Ю) фамилия, инициалы |
| | подпись | (| | <u>Клюкин В.Л.</u>) фамилия, инициалы |

Содержание

| Введение |
|--|
| 1 Постановка задачи |
| 2 Описание алгоритмов функционирования арифметико-логического |
| устройства |
| 2.1 Описание алгоритма операции умножения |
| 2.2 Описание алгоритма операции сложения модулей |
| 2.3 Описание алгоритма операции вычитания |
| 2.4 Описание алгоритма операции декремента |
| 2.5 Описание алгоритма операции «НЕ-А ИЛИ В» |
| 3 Численные примеры для операций арифметико-логического устройства 13 |
| 3.1 Примеры операции умножения |
| 3.1.1 Операция умножения без исключительных ситуаций |
| 3.1.2 Операция умножения с возникновением устранимого ПРС |
| 3.1.3 Операция умножения с возникновением ПМР при сложении порядков15 |
| 3.1.4 Операция умножения с возникновением ПРС при сложении порядков 15 |
| 3.1.5 Операция умножения, когда множитель (или множимое) равно нулю . 15 |
| 3.2 Примеры операции сложения модулей/вычитания |
| 3.2.1 Пример операции с возникновением ПРС при сдвиге вправо |
| 3.2.2 Пример возникновения ситуации ПМР при нормализации |
| 3.3 Пример операции декремент |
| 3.4 Пример операции «НЕ-А ИЛИ В» |
| |

| | | | | | ТПЖА.09.0 | 3. | 01.0 | 71 | | |
|-------|------|--------------|---------|------|--|----|----------------------------------|----|---------------|--------|
| | | | | | Разработка | | Лит. | J | Пист | Листов |
| Изм. | Лист | № докум. | Подпись | Дата | операционной части арифметико-логического | | | | · | |
| Разр | аб. | Альмухаметов | | | | | | | 2 | 92 |
| Проє | вер. | Мельцов | | | • | | | | | |
| Реце | :НЗ. | | | | устройства | | | | | |
| Реце | Н3. | | | | | | | | | |
| Н. Ка | нтр. | | | | | | $\mathit{Bяm} \Gamma \mathit{Y}$ | | $\mathbb{T}Y$ | |
| Утв | ерд. | | | | | | | | | |

| 4 Разработка функциональных схем для отдельных операций | 19 |
|--|--------------|
| 4.1 Функциональная схема для операции умножения | 19 |
| 4.2 Функциональная схема для операции сложения модулей и | вычитания 21 |
| 4.3 Функциональная схема для операции декремента | 24 |
| 4.4 Функциональная схема для операции НЕ-А ИЛИ В | 27 |
| 5 Описание ГСА отдельных операций | 29 |
| 5.1 Описание ГСА для операции умножения | 29 |
| 5.2 Описание ГСА для операции сложения модулей /вычитани | я31 |
| 5.3 Описание ГСА для операции декремента | 32 |
| 5.4 Описание ГСА для логической операции НЕ-А ИЛИ В | 33 |
| 6 Разработка объединенной функциональной схемы | 34 |
| 7 Разработка объединенной ГСА | 37 |
| 8 Разработка и описание принципиальной схемы ОЧ АЛУ | 38 |
| 9 Расчет фильтра питания | 53 |
| 10 Расчет длительности такта и разработка тактового генерато | pa57 |
| 11 Разработка тактового генератора | 59 |
| 12 Расчет быстродействия | 62 |
| Заключение | 71 |
| Список сокращений | 72 |
| Библиографический список | 73 |
| Приложение А | 74 |
| (Обязательное) | 74 |
| Функциональные схемы отдельных операций | 74 |
| Приложение Б | 79 |
| (Обязательное) | 79 |
| Содержательные схемы алгоритмов | 79 |
| Приложение В | 86 |
| (Обязательное) | 86 |
| Внешний вид разъема СНП34-135Р | 86 |
| Приложение Г | 87 |
| (обязательное) | 87 |
| Перечень элементов | 87 |
| | |

Изм. Лист

№ докум.

Подпись Дата

Введение

В вычислительных машинах различные арифметические и логические операции выполняются на арифметико-логическом устройстве. Ему на вход поступают операнды и код операции, определяющий, какую операцию должно выполнять АЛУ. АЛУ может выполнять большой набор операций.

Разработка АЛУ для конкретной вычислительной машины позволяет увеличить ее быстродействие, так как при использовании универсальных АЛУ часть операций в них просто не будет использоваться, в то время как в специализированном под какое-то определенное вычислительное устройство АЛУ будут только те операции, которые выполняются на этом устройстве.

Целью данного курсового проекта является разработка такого АЛУ, выполняющего заданный набор операций.

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

1 Постановка задачи

Разработать операционную часть АЛУ для реализации следующих операций:

- 1. Умножение IV способом с плавающей запятой в дополнительном коде с порядками с автоматической коррекцией;
- 2. Сложение модулей;
- 3. Вычитание;
- 4. Декремент;
- НЕ-А ИЛИ В;

Разрядность операндов - 32. 32 разряд - знаковый, 31-23 разряды - порядок, 22-0 - мантисса.

После окончания операции устройство должно выдавать в управляющий автомат следующие признаки:

- ПРС;
- 2. Равенство результата нулю;
- 3. Знак результата;
- 4. Перенос из старшего разряда.

Разработанное устройство должно удовлетворять следующим требованиям:

- 1. Минимизация аппаратурных затрат;
- 2. Приемлемое быстродействие;
- 3. Приемлемая потребляемая мощность.

| | | | · | |
|------|------|----------|---------|------|
| Изм. | Лист | № докум. | Подпись | Дата |

2 Описание алгоритмов функционирования арифметико-логического устройства

В данном разделе рассматриваются словесные описания алгоритмов выполнения операций и указаны возможные особые, с точки зрения построения автомата, ситуации при выполнении данных операций.

2.1 Описание алгоритма операции умножения

Алгоритм умножения состоит из следующих шагов:

- 1) Считать множимое;
- 2) Проверить множимое на равенство нулю:
 - если множимое равно нулю, то операцию умножения прекратить, результат равен нулю;
 - если множимое не равно нулю, то перейти к п.3;
- 3) Считать множитель
- 4) Проверить множитель на равенство нулю:
 - Если множитель равен нулю, то операцию умножения прекратить, результат равен нулю;
 - Если множитель не равен нулю, то перейти к п.5;
- 5) Определить порядок произведения путем сложения порядков исходных сомножителей;
 - 6) Проверить сумму порядков на ПРС и ПМР (Если при сложении порядков положительного знака в результате получен порядок, знак которого отличается от знаков операндов, то эта ситуация

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

сигнализирует о возникновении ПРС, при котором следует прекратить операцию умножения. Особого внимания требует ситуация, когда «1» в знаковом разряде порядка, а во всех остальных — нули. Это может быть, как признак временного ПРС (в дальнейшем, если возникает необходимость в нормализации мантиссы результата, устраняется, в противном случае нужно выдать сигнал «ПРС»), так и ПМР, при котором результат равен 0). ПМР возникает при получении положительного знака суммы порядков, когда знаки порядков исходных операндов были отрицательными. В противном случае перейти к п.7;

- 7) Цикл умножения (анализируются сразу две смежные цифры множителя, знаковый и старший разряд) по следующим правилам:
 - если знаковый разряд множителя равен единице, а цифра соседнего старшего разряда множителя равна нулю (10), то множимое надо вычитать из предыдущей частной суммы;
 - если знаковый разряд множителя равен нулю, а цифра соседнего старшего разряда множителя равна единице (01), то множимое надо складывать с предыдущей частной суммой;
 - если анализируемые цифры совпадают (00, 11), то никаких операций не производится;
 - сдвиги производятся на один разряд. Множимое сдвигается в сторону старших разрядов, а множитель в сторону младших (правило сдвига отрицательных чисел в ДК: при сдвиге влево освобождающиеся младшие разряды заполняются нулями, при сдвиге вправо освобождающиеся старшие разряды заполняются единицами);
 - Окончание цикла умножения происходит, когда все разряды множимого равны нулю;
 - результат получается в ДК со знаком;

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

- 8) Если было зафиксировано временное ПРС и в нормализации нет необходимости, то произошло истинное ПРС, иначе, когда необходима нормализация, произведение сдвигается на один разряд влево и вычитается единица из порядка произведения, проверяется признак ПМР, в случае которого необходимо выдать результат равный нулю, иначе перейти к п.9.
- 9) Выдать результат
- 2.2 Описание алгоритма операции сложения модулей

Алгоритм сложения состоит из следующих шагов:

- 1) Считать первый операнд;
- 2) Считать второй операнд;
- 3) Выполнить вычитание порядков;
- 4) Проверить на ПРС:
 - если до вычитания в знаковых разрядах порядков обоих чисел был нуль, а в результате вычитания в знаковом разряде порядка результата оказалась единица, то произошло ПРС. Выдать сигнал о ПРС и завершить операцию;
 - иначе перейти к п. 5.
- 5) Проверить на ПМР:
 - если в знаковых разрядах порядков обоих чисел была единица, а после вычитания в знаковом разряде результата оказался нуль, то произошла ПМР. Выдать результат равный нулю;
 - иначе перейти к п. 6.
- 6) Выполнить сравнение разности порядков с -23 и 23:

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

- если разность порядков >=23, то выдать первый операнд в качестве результата сложения;
- если разность порядков <=-23, то выдать второй операнд в качестве результата сложения;
- иначе, перейти к п. 7;
- 7) Выровнять порядки путем сдвигов мантиссы одного из чисел вправо и уменьшение порядка на единицу. Выполнять пока разность не окажется равной 0;
- 8) Сложить модули мантисс чисел;
- 9) Если в знаковом разряде результата оказалась 1, то необходимо сдвинуть мантиссу суммы на один разряд вправо, увеличить порядок на 1, а также установить флаг переноса и перейти. Проверить на возникновение ПРС в порядках. Если ПРС произошло установить флаг ПРС и прекратить операцию. Иначе перейти к п. 10;
- 10) Нормализовать результат;
- 11) Если при нормализации произошла ПМР в порядках, выдать результат равный нулю;
- 12) Выдать результат;
- 2.3 Описание алгоритма операции вычитания

Алгоритм вычитания состоит из следующих шагов:

- 1) Считать первый операнд;
- 2) Считать второй операнд;
- 3) Выполнить вычитание порядков;
- 4) Проверить на ПРС:
 - если до вычитания в знаковых разрядах порядков обоих чисел был нуль, а в результате вычитания в знаковом

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

разряде порядка результата оказалась единица, то произошло ПРС. Выдать сигнал о ПРС и завершить операцию;

• иначе перейти к п. 5.

5) Проверить на ПМР:

- если в знаковых разрядах порядков обоих чисел была единица, а после вычитания в знаковом разряде результата оказался нуль, то произошла ПМР. Выдать результат равный нулю;
- иначе перейти к п. 6.
- 6) Выполнить сравнение разности с -23 и 23:
 - если разность порядков >=23, то выдать первый операнд в качестве результата вычитания;
 - если разность порядков <=-23, то выдать второй операнд в качестве результата вычитания;
 - если перечисленные выше условия не выполняются, перейти к п. 7;
- 7) Выровнять порядки путем сдвигов мантиссы одного из чисел вправо и уменьшение разности на 1. Выполнять пока разность не окажется равной 0;
- 8) Вычесть модули мантисс чисел;
- 9) Если знак первого операнда равен 1, второго операнда равен 0 и результирующий знак равен 0, то необходимо выполнить денормализацию мантиссы результата и увеличить порядок результата на 1, проверив ситуацию с ПРС в порядках.
- 10) Нормализовать результат;
- 11) Если при нормализации произошла ПМР в порядках, выдать результат равный нулю;
- 12) Выдать результат;

| | | | · | |
|------|------|----------|---------|------|
| Изм. | Лист | № докум. | Подпись | Дата |

2.4 Описание алгоритма операции декремента

Особенностью данной операции является то, что сначала нужно сформировать «-1» и использовать ее в качестве второго операнда. Для упрощения операции формироваться будет не единица, а число «-0.999999», поскольку порядок — 1, что усложняет сравнение порядка операнда с 23, так как порядок придется сравнивать не с модулем числа 23, а с числами 24 и -22.

Так же в данной операции невозможна ситуация ПРС, так как при порядке >= 23 выдается сам операнд, а сдвиги вправо возможны только при порядках < -23.

Алгоритм операции:

- 1) Считать операнд;
- 2) Представить -1 в качестве второго операнда.
 - Если порядок первого операнда >=23, выдать операнд в качестве результата;
 - Если порядок первого операнда <=-23, выдать -1 в качестве результата;
- 3) Сложить операнды;
- 4) Установить флаг переноса;
- 5) Установит флаг знака и равенства результата нулю;
- 6) Выдать результата на шину.

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

2.5 Описание алгоритма операции «НЕ-А ИЛИ В»

Особенностью данной операции является то, что логическая операция проводится только над мантиссами и в качестве порядка результата используется порядок первого операнда.

Алгоритм операции:

- 1) Считать первый операнд;
- 2) Инверсное значение мантиссы первого операнда взять по ИЛИ с мантиссой второго операнда;
- 3) Если получившийся результат равен нулю, обнулить порядок и установить флаг равенства нулю;
- 4) Нормализовать результат;
- 5) Если при нормализации произошла ПМР, обнулить результат и установить флаг равенства нулю;
- 6) Установить флаги;
- 7) Выдать результат на шину;

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

3 Численные примеры для операций арифметико-логического устройства

3.1 Примеры операции умножения

3.1.1 Операция умножения без исключительных ситуаций

А=3.625₁₀ Мантисса (ДК): 0.1110100₂ Порядок: 0.010₂

В=-5.75₁₀ Мантисса (ДК): 1.0100100₂ Порядок: 0.011₂

Сложение порядков:

0.010

0.011

0.101 (ПРС не возникло)

Таблица 1 – Умножение мантисс

| Множитель ← | Множимое → | Сумма ЧП | Комментарий |
|-------------------|-------------------|--|--------------------|
| <u>0,1</u> 110100 | 1,0100100 0000000 | 0,0000000 0000000 1,0100100 0000000 1,0100100 0000000 | Сложение |
| <u>1,1</u> 101000 | 1,1010010 0000000 | 1,0100100 0000000 | Сдвиг |
| <u>1,1</u> 010000 | 1,1101001 0000000 | 1,0100100 0000000 | Сдвиг |
| <u>1,0</u> 100000 | 1,1110100 1000000 | 1,0100100 0000000 <u>0,0001011 1000000</u> 1,0101111 1000000 | Сдвиг Вычитание |
| <u>0,1</u> 000000 | 1,1111010 0100000 | 1,0101111 1000000 1,1111010 0100000 1,0101001 1100000 | Сдвиг Сложение |
| <u>1,0</u> 000000 | 1,1111101 0010000 | 1,0101001 1100000 <u>0,0000010 1110000</u> 1,0101100 1010000 | Сдвиг Вычитание |
| <u>0,0</u> 000000 | 1,1111110 1001000 | 1,0101100 1010000 | Сдвиг |

 $(A*B)_{\text{JK}}=1,01011001010000_2$ $(A*B)_{\text{IK}}=1,10100110110000_2$

Результат: $-10100,11011_2 = -20.84375_{10}$

Проверка: 3,625*(-5,75) = -20,84375

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

3.1.2 Операция умножения с возникновением устранимого ПРС

A=16 Мантисса: 0.100000_2 Порядок: 0.101_2

B=4 Мантисса: 0.100000_2 Порядок: 0.011_2

Сложение порядков:

0.101

0.011

1.000 временное ПРС!

Таблица 2 – Умножение мантисс

| Множитель ← | Множимое → | Сумма ЧП | Комментарий |
|-------------------|-------------------|-------------------|-------------|
| | | 0,0000000 0000000 | |
| <u>0,1</u> 000000 | 0,1000000 0000000 | 0,1000000 0000000 | Сложение |
| | | 0,1000000 0000000 | |
| | | 0,1000000 0000000 | |
| <u>1,0</u> 000000 | 0,0100000 0000000 | 0,0100000 0000000 | Сдвиг |
| | | 0,0100000 0000000 | |
| <u>0,0</u> 000000 | 0,0010000 0000000 | 0,0100000 0000000 | Сдвиг |

Мантисса не нормализована, следовательно, так как было зафиксировано временное ПРС, оно устранится. Сдвинем произведение на один разряд влево, вычтем «1» из порядка произведения.

1.000

1.111

0.111 = 0.111

Временное ПРС было устранено. Продолжаем операцию умножения.

Результат: $1000000_2 = 64_{10}$

Проверка: 16*4 = 64

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

3.1.3 Операция умножения с возникновением ПМР при сложении порядков

 $A=0.0234375_{10}$ Мантисса: 0.1100000_2 Порядок: 1.011_2 В= 0.0078125_{10} Мантисса: 0.1000000_2 Порядок: 1.010_2

Сложение порядков:

1.011

1.010

<u>0</u>.101 ПМР!

ПМР. Прекращаем операцию умножения, вывести результат, равный нулю.

3.1.4 Операция умножения с возникновением ПРС при сложении порядков

A=7.25 Мантисса: 0.1110100_2 Порядок: 0.011_2

B=46 Мантисса: 0.1011100_2 Порядок: 0.110_2

0.011

0.110

1.001 ΠPC!

ПРС. Прекращаем операцию умножения, выдаем сигнал о ПРС.

3.1.5 Операция умножения, когда множитель (или множимое) равно нулю

A= 0 Мантисса: 0.0000000₂ Порядок: 0.001₂

B=6 Мантисса: 0.1100000_2 Порядок: 0.101_2

Множимое равно нулю. Результат 0.

| | | | · | |
|------|------|----------|---------|------|
| Изм. | Лист | № докум. | Подпись | Дата |

- 3.2 Примеры операции сложения модулей/вычитания
- 3.2.1 Пример операции с возникновением ПРС при сдвиге вправо

 $A=64_{10}$;

Мантисса: 0.100000_2 ;

Порядок: 0.111;

 $B=64_{10}$;

Мантисса: 0.100000_2 ;

Порядок: 0.111;

Сложение:

 $0.100000 (\Pi K)$

 $0.100000 (\Pi K)$

 $1.000000 (\Pi K) - \Pi PC$

Произошло временное ПРС. Устанавливаем флаг переноса. Сдвигаем мантиссу на 1 разряд вправо и увеличивает порядок на 1:

Увеличение порядка:

 $0.111 (\Pi K)$

0.001 (ΠK)

1.000 (∏K) - ∏PC

Произошло ПРС в порядках. Устанавливаем флаг ПРС. Прекращаем операцию сложения.

3.2.2 Пример возникновения ситуации ПМР при нормализации

 $A=64_{10}$;

Мантисса: 0.110000_2 ;

Порядок: 1.111;

| Изм. | Лист | № докум. | Подпись | <i>Дата</i> |
|------|------|----------|---------|-------------|

 $B=72_{10}$;

Мантисса: 0.1001002;

Порядок: 1.111;

Сложение:

 $0.110000 (\Pi K)$

 $0.100100 (\Pi K)$

0.010000 (ΠK)

Нормализуем результат. Для этого сдвинем мантиссу влево и уменьшим порядок на 1:

Уменьшение порядка:

1.001 (ДК)

<u>1.111 (ДК)</u>

 $1.000 (\Pi K) - \Pi MP$

Произошло ПМР. Обнуляем результат и выдаем ответ -0.

3.3 Пример операции декремент

 $A=3_{10}$;

Мантисса: 0.1100000_2 ;

Порядок: 0.010_2 ;

 $B=-0.9921_{10}$;

Мантисса: 1.00000012;

Порядок: 0.000_2 ;

Произведем выравнивание порядков – сдвинем мантиссу второго операнда вправо на 2 разряда и увеличим его порядок на 2.

| | | | · | |
|------|------|----------|---------|------|
| Изм. | Лист | № докум. | Подпись | Дата |

Мантисса: 1.11000002;

Порядок: 0.0102;

Сложение:

0.1100000 (ΠΚ)

1.1100000 (ΠK)

0.1000000 (ΠΚ)

Мантисса: 0.10000002;

Порядок: 0.0102;

Ответ: 2

3.4 Пример операции «НЕ-А ИЛИ В»

Таблица истинности для операции «НЕ-А ИЛИ В»

| A | В | Y |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |

 $A=0_{10}$;

Мантисса: 0.0000000;

Порядок: 0.0002;

B=1;

Мантисса: 0.10000002;

Порядок: 0.0012;

 $\begin{array}{c} 0.1111111\\ \underline{0.1000000}\\ 0.1111111\end{array}$

В качестве порядка результата берем порядок первого операнда.

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

- 4 Разработка функциональных схем для отдельных операций
- 4.1 Функциональная схема для операции умножения

В результате разработки функциональной схемы для операции умножения был получен ОА, содержащий следующие элементы:

- 24-х разрядный сдвиговый регистр RG1 для хранения мантиссы множимого;
- 47 разрядный сдвиговый регистр RG2 для хранения мантиссы множителя;
- 47 разрядный сдвиговый регистр RG3 для хранения мантиссы СЧП;
- 8-разрядный регистр RG4 для хранения порядков;
- 24-х входовой элемент КС1 «или» для определения окончания операции;
- 47 разрядный управляемый инвертор КС2 для инвертирования множителя;
- 47 разрядный управляемый элемент КС3 «и» для формирования нуля, добавляемого к СЧП;
- 8 разрядный управляемый инвертор КС4 для инвертирования порядка (перевод в ДК);
- 7 разрядный управляемый инвертор КС5 для инвертирования суммы порядков;
- 7 входовой элемент КС6 «или» для проверки порядка на «00...00»
- 47 разрядный сумматор SM1 для суммы частичных произведений;
- 8-разрядный сумматор SM2 для сложения порядков;
- 8-разрядный счетчик СТ для хранения порядка произведения;

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

- D-триггер для хранения знака порядка множимого;
- D-триггер для хранения знака результата;
- Элемент «или» для проверки числа на нуль;
- Элемент сложения «по модулю два» для выбора «0» как слагаемого суммы частичных произведений;
- Элемент «и» для подачи единицы на вход CRP сумматора SM1;
- Элемент «и» для подачи сигнала на сдвиг RG3;
- R-S-триггер для хранения флага признака ПРС;
- R-S-триггер для хранения флага знака;
- D-триггер для флага переноса;
- D-триггер для флага нулевого результата;
- Усилитель-формирователь для выдачи результата на выходную шину.

Для выполнения операции умножения управляющий автомат формирует управляющие сигналы, которые затем подаются в операционный автомат. Сигналы реализуют следующие микрооперации:

- y0 − cброс T2,T4, RG3;
- y1 запись в RG1, T5;
- y2 сдвиг RG1 влево, RG2 вправо, запись в T6;
- y3 запись в RG2, RG4;
- y4 запись в RG3;
- y5 запись в СТ1;
- у6 вычитание 1 из счетчика СТ1, сдвиг RG3;
- y7 запись 1 в T1;
- y8 запись 1 в T4;
- у9 выдача результата на шину.

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

Из операционного устройства в управляющий поступают осведомительные сигналы о состоянии ОА, выполняющие следующие логические условия:

- Х проверка наличия операндов на входной шине;
- р0 проверка на окончание цикла умножения;
- p1 проверка числа на 0;
- р2 проверка нормализации мантиссы результата;
- p3 проверка на ПРС;
- р4 проверка на временное ПРС;
- p5 проверка на ПМР;
- р6 проверка знака суммы порядков;
- Z проверка возможности выдачи результата на выходную шину.

Разработанная ФС представлена на рисунке А.1.

4.2 Функциональная схема для операции сложения модулей и вычитания

В результате разработки функциональной схемы для операций сложения модулей и вычитания был получен операционный автомат, содержащий следующие элементы:

- 24-х разрядный сдвиговый регистр RG1 для хранения мантиссы второго операнда;
- 8-разрядный счетчик СТ1 для хранения порядка второго операнда;

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

- 24-х разрядный управляемый инвертор для инвертирования мантисс;
- 8-разрядный управляемый инвертор для инвертирования порядков операндов;
- 8-разрядный сумматор SM2 для вычитания порядков;
- 24-х разрядный реверсивный сдвиговый регистр RG2 для хранения мантиссы первого операнда (после выполнения операции для хранения результата);
- 8-разрядный счетчик СТ2 для хранения результата вычитания порядков операндов;
- 7-разрядный управляемый инвертор для вывода результата вычитания порядков операндов на выходную шину;
- 23-х разрядное логическое ИЛИ для проверки регистра RG2 на ноль;
- 8-разрядный компаратор СМР для проверки результата вычитания порядков с ±23;
- 7-рязрядная схема логического ИЛИ для проверки на ноль счетчика СТ1;
- 7-разрядная схема логического ИЛИ для проверки на ноль счетчика СТ2;
- Элемент «И» для проверки на проверки ситуации ПМР в порядках;
- Элемент «сложение по модулю 2» для проверки необходимо нормализации;
- Элемент «сложение по модулю 2» для управления 8-разрядным инвертором;
- Элемент «сложение по модулю 2» для управления 24-х разрядным инвертором;

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

- 2 элемента «ИЛИ», 2 элемента «НЕ», 2 элемента «И» для проверки ситуации ПРС в мантиссах;
- 2 элемента «сложение по модулю 2», элемент «И» для проверки ситуации ПРС в порядках;
- D-триггер для хранения флага признака ПРС;
- D-триггер для хранения флага знака;
- D-триггер для хранения флага переноса;
- D-триггер для хранения флага нулевого результата;
- Усилитель-формирователь для выдачи результата на выходную шину.

ОА формирует осведомительные сигналы:

- Х Наличие операнда на шине;
- p0 Проверка регистра RG2 на равенство нулю
- р1 Возникновение переноса из старшего значащего разряда;
- р2 Проверка исключительных ситуаций в порядках;
- p3 знак счетчика CT1;
- p4 знак счетчика СТ2;
- p5 Pазность порядков ≤ -23 ;
- p6 Pазность порядков > 23;
- р7 Проверка счетчика СТ1 на ноль;
- р8 Проверка счетчика СТ2 на ноль;
- р9 Проверка на необходимость нормализации;
- p10 знак регистра RG2

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

ОА выполняет микрокоманду по средствам следующих управляющих сигналов:

- y0 Обнулить триггеры Т3, Т4, Т5, Т6, Т7, Т8;
- y1 Запись в Т4;
- y2 Сдвиг RG1 влево на один разряд;
- y3 Обнуление RG2, CT2;
- y4 Запись в RG2;
- у5 Сдвиг RG2 влево на один разряд;
- у6 Сдвиг RG2 вправо на один разряд;
- y7 Вычитание 1 из CT1;
- y8 Прибавить 1 в CT1;
- у9 Инверсия содержимого СТ1;
- y10 Обнуление CT1;
- у11 Запись в СТ2, Т3;
- y12 Вычитание 1 из СТ2;
- у13 Прибавить 1 в СТ2;
- y14 Инверсия содержимого RG1;
- у15 Выдача результата на шину;

Разработанная ФС представлена на рисунке А.2.

4.3 Функциональная схема для операции декремента

В результате разработки ФС для операции декремента был получен OA, содержащий следующие элементы:

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

- 24-х разрядный сдвиговый регистр RG1 для хранения мантиссы операнда;
- 8-разрядный счетчик СТ1 для хранения порядка операнда;
- счетчик СТ2 8-разрядный проверки на окончание шикла выравнивания;
- 24-х разрядный регистр RG2 для хранения результата операции;
- 24-х разрядный сумматор для сложения мантисс;
- 23-х разрядная схема логического «ИЛИ» ДЛЯ проверки содержимого регистра RG2 для проверки на нуль;
- 7-разрядная схема логического «ИЛИ» для проверки счетчика СТ1 на ноль;
- 7-разрядная схема логического «ИЛИ» для проверки счетчика СТ2 на ноль;
- 7-разрядный компаратор для проверки порядка операнда с ± 23 ;
- Элемент логического «И» для проверки на возникновение исключительной ситуации;
- Элемент логического «И» для проверки на возникновение временного ПРС мантисс;
- Элемент «сложения по модулю 2» для проверки необходимости нормализации;
- R-S-триггер для хранения флага знака;
- R-S-триггер для хранения флага признака ПРС;
- D-триггер для хранения флага переноса;
- D-триггер для хранения флага нулевого результата;
- Усилитель-формирователь для выдачи результата на выходную шину.

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

Лист

ОА формирует осведомительные сигналы:

- p0 Проверка RG2 на равенство нулю;
- р1 Проверка СТ2 на равенство нулю;
- p2 Знак счетчика CT2;
- р3 Проверка СТ2 на равенство нулю;
- р4 Исключительная ситуация в порядках;
- $p5 Порядок \ge |23|$;
- р6 Необходимость нормализации;
- р7 Временное ПРС мантисс

ОА выполняет микрокоманду по средствам следующих управляющих сигналов:

- y0 Обнуление регистра RG1, счетчика CT2, запись в T1;
- y1 Запись в регистр RG1, счетчики СТ1 и СТ2;
- y2 Сдвиг регистра RG2 влево на 1 разряд;
- y3 Сдвиг регистра RG1 вправо на 1 разряд;
- у4 управление заполнением разрядов при сдвигах RG1;
- у5 Обнуление регистра RG2;
- y6 Запись в регистр RG2;
- у7 Сдвиг регистра RG2 влево на 1 разряд;
- у8 Сдвиг регистра RG2 вправо на 1 разряд;
- у9 Запись в Т4 единицы;
- у10 Вычесть единицу из счетчика СТ1;
- у11 Вычесть единицу из счетчика СТ2;
- у12 Добавить единицу к счетчику СТ2;
- y13 Запись в триггер Т3;
- у14 Выдача результата на шину;

Разработанная ФС представлена на рисунке А.3.

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

4.4 Функциональная схема для операции НЕ-А ИЛИ В

В результате разработки ФС для операции НЕ-А ИЛИ В был получен ОА, состоящий из следующих элементов:

- 24-разрядный регистр RG1 для хранения мантиссы первого операнда;
- 24-разрядная схема логического «ИЛИ»
- 24-разрядный регистр RG2 для хранения результата операции
- 23-разрядная схема логического «ИЛИ» и элемент «НЕ» для проверки содержимого регистра RG2 на ноль;
- Элемент «сложение по модулю 2» для проверки необходимости нормализации;
- 8-разрядный счетчик СТ1 для хранения порядка первого операнда;
- D-триггер для хранения флага знака;
- D-триггер для хранения флага нулевого результата;
- Усилитель-формирователь для выдачи результата на выходную шину.

ОА формирует осведомительные сигналы:

- p0 Проверка содержимого регистра RG2 на ноль;
- p1— знак счетчика CT1;
- р2 Проверка необходимости нормализации результата;
- р3 Проверка на исключительную ситуацию в порядках;

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

ОА выполняет микрокоманду по средствам следующих управляющих сигналов:

- у0- Запись триггера Т1, обнуление триггера Т3, Т4
- y1- Запись регистра RG1, счетчика CT1
- у2- Обнуление регистра RG2
- у3-Запись регистра RG2
- у4- Сдвиг влево на 1 разряд регистра RG2
- у5- Обнуление счетчика СТ1
- у6- Вычесть единицу из счетчика СТ1;
- у7- Добавить единицу к счетчику СТ1;
- у8 Выдача результата на шину;

Разработанная ФС представлена на рисунке А.4.

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

- 5 Описание ГСА отдельных операций
- 5.1 Описание ГСА для операции умножения

В первом такте производится проверка наличия на входной шине множимого. При поступлении множимого его мантисса со знаком записывается в RG1 и в старшие разряды RG2. Порядок заноситься в CT1. Так же в данном такте происходит обнуление RG3 и CT2.

Во втором такте, если множимое равно нулю (p1=1), то выдается результат 0, иначе записывается порядок множимого из счетчика СТ1 в счетчик СТ2 через выход S сумматора SM2, на плече A которого порядок из RG1, если он отрицательный, то инвертируется, на плече B содержимое счетчика СТ1.

В третьем такте производится проверка на входной шине множителя. При поступлении множителя, его мантисса со знаком записывается в старшие разряды регистра RG2, порядок записывается в счетчик СТ1.

В четвертом такте, если множитель нуль (p1=1), то сбрасывается значение счетчика СТ2 и выдается результат 0, иначе в счетчик СТ2 записывается сумма порядков с выхода S сумматора SM1, на плече A которого порядок множителя, инвертированный, если он отрицательный, а на плече В содержимое счетчика СТ1.

В пятом такте проверяются исключительные ситуации. Если возникло ПРС(p3=1), то триггер Т4 устанавливается в единицу и операция умножения прекращается. Если произошла ПМР (p5=1), то сбрасывается значение счетчика СТ2 и регистра RG3, тем самым сформировав нуль на выходной шине. Если ПМР не произошло, то начинается цикл умножения. В триггер Т3 записывается значение выхода СR сумматора SM1. В регистр RG3 записывается значение с выхода S сумматора SM1, где на плечо А подается содержимое регистра RG3, а на плечо В подается значение RG2,

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

инвертированное, если старший разряд RG1 равен единице или обнуленное, если значения двух старших разрядов RG1 равны «00» или «11». Далее производится запись знака в T6, сдвиг регистров RG1 и RG2 плево и вправо соответственно. После чего если цикл не завершен, он повторяется сначала.

Если цикл завершен (p0=1), то проверяется нормализация мантиссы, если она не нормализована (p2=1), то значение счетчика СТ2 уменьшается на единицу, содержимое RG3 сдвигается влево и проверяется возникновение ПМР, если да(p5=1), то сбрасывается значение счетчика СТ2 и регистра RG3, тем самым сформировав нуль на выходной шине, иначе проверяется, было ли зафиксировано временное ПРС, если да (p4=1), то произошло истинное ПРС, триггер Т4 устанавливается в единицу и операция умножения прекращается. Далее проверяется порядок произведения, если он отрицательный (p6=1), то значение счетчика СТ2 уменьшается на единицу и на выходную шину подается инвертированное содержимое СТ2 – порядок произведения в ПК. Знак подается из триггера Т6.

Разработанная ГСА представлена на рисунке Б.2.

| | | | · | |
|------|------|----------|---------|------|
| Изм. | Лист | № докум. | Подпись | Дата |

5.2 Описание ГСА для операции сложения модулей /вычитания

Мантисса первого операнда записывается в регистр RG1, порядок – в счетчик CT1, знак порядка записывается в триггер T7. Далее мантисса и порядок перезаписываются в регистр RG2 и счетчик CT2 соответственно. После этого считывается второй операнд.

Выполнить вычитание порядков и записать разность в счетчик СТ2. Если в результате вычитания произошло ПРС порядков — установить флаг о ситуации ПРС и прекратить операцию сложения. После это необходимо сравнить содержимое СТ2 и ± 23 (если разность отрицательна (p4=1) в плечо компаратора В подать дополнительный код -23, иначе подать 23). Если разница ≥ 23 (p5 = 1 и p4 = 0), то на шину выдается первый операнд. При разнице ≤ -23 (p5 = 0 и p4 = 1) — обнулить регистр RG2 и счетчик СТ2, перезаписать операнд в RG2 и СТ2 и выдать второй операнд на шину. Если разница лежит в диапазоне от -23 до 23, то необходимо выполнить выравнивание порядков.

Если разница порядков не равна 0 (p8 = 0) — выполнить выравниваем порядков (при отрицательной разности (p4 = 1) — сдвинуть содержимое регистра RG2 на 1 разряд вправо и уменьшить CT2 на 1, иначе — сдвинуть содержимое регистра RG1 на 1 разряд право, уменьшить содержимое CT2 и уменьшить содержимое CT1. Выравнивание выполняется до тех пор, пока разность не станет равной 0 (p8 = 1).

Выполнить сложение/вычитание модулей мантисс. Если результат операции равен 0 либо -0 — обнулить CT2, установить флаг нулевого результата и выдать результат на шину. После сложения модулей необходимо проверить, был ли перенос из старшего значащего разряда (p1 = 1 или p10=1). В случае возникновения переноса требуется изменить значение разряда при сдвиге мантиссы вправо, занеся его в триггер T2, денормализовать мантиссу,

| | | | · | |
|------|------|----------|---------|------|
| Изм. | Лист | № докум. | Подпись | Дата |

занося в сдвиговый разряд значение триггера T2, и увеличить порядок на 1. Проверить на возникновение ПРС в порядках.

Если число не нормализовано (p2 = 0), то сдвигать содержимое регистра RG2 и уменьшать порядок на 1, проверяя на возникновение ситуации ПМР в порядках, в случае которой выдать результат равный нулю (обнулив регистр RG2 и счетчик CT2), продолжать, пока мантисса не станет нормализованной.

Выдать результат на шину.

Разработанная ГСА представлена на рисунке Б.2.

5.3 Описание ГСА для операции декремента

Мантисса первого операнда записывается в регистр RG1, порядок – в счетчик CT1, знак порядка записывается в триггер T6. Далее мантисса и порядок перезаписываются в регистр RG2 и счетчик CT2 соответственно.

Сформировать «-0.999» в регистре RG1. Сравнить порядок операнда с «23», если по модулю он больше(p5=1), то в зависимости от знака порядка выдать первый операнд (p2=1) или выдать второй операнд(p2=0).

Выполнить выравнивание порядков (при отрицательном порядке операнда (p2=1) — сдвинуть содержимое регистра RG2 на 1 разряд вправо и уменьшить CT1 на 1, иначе — сдвинуть содержимое регистра RG1 на 1 разряд право, уменьшить содержимое CT1 и увеличить содержимое CT2. Выравнивание выполняется до тех пор, пока p3=0.

Выполнить операцию декремента, путем сложения RG1 и RG2, записать знак в триггер T2. Если результат операции равен «0», либо «-0» – обнулить СТ2, установить флаг нулевого результата и выдать результат на шину. После сложения необходимо проверить, был ли перенос из старшего значащего разряда. Если перенос был (р7 = 1) – сдвинуть содержимое регистра RG2 и увеличить порядок на 1. Проверить на возникновение ситуации ПРС в порядках.

| | | | · | |
|------|------|----------|---------|------|
| Изм. | Лист | № докум. | Подпись | Дата |

Если число не нормализовано (p2 = 0), то сдвигать содержимое регистра RG2 и уменьшать порядок на 1, проверяя на возникновение ситуации ПМР в порядках, в случае которой выдать результат равный нулю (обнулив регистр RG2 и счетчик CT2), продолжать, пока мантисса не станет нормализованной.

Выдать результат на шину.

Разработанная ГСА представлена на рисунке Б.3.

5.4 Описание ГСА для логической операции НЕ-А ИЛИ В

Мантисса первого операнда (инверсированная) записывается в регистр RG1, порядок – в счетчик СТ1. Ожидать появления второго операнда на шине.

Выполнить операцию «НЕ-А ИЛИ В» над мантиссами операндов, записать знак операции в триггер Т2. Если результат операции равен 0 либо - 0 — обнулить СТ2, установить флаг нулевого результата (в Т1 записать единицу) и выдать результат на шину.

Если число не нормализован о (p2 = 0), то сдвигать содержимое регистра RG2 и уменьшать порядок на 1, проверяя на возникновение ситуации ПМР в порядках, в случае которой выдать результат равный нулю (обнулив регистр RG2 и счетчик CT2), продолжать, пока мантисса не станет нормализованной. Выдать результат на шину.

Разработанная ГСА представлена на рисунке Б.4

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

6 Разработка объединенной функциональной схемы

За основу объединенной ФС была выбрана схема операции умножения. Для реализации других операций используются лишь дополнения и

небольшие изменения ФС основной операции:

- Вместо регистра RG4 в схеме деления был взят счетчик СТ1;
- Вместо сумматора SM1 было выбрано ALU;
- Добавлен компаратор и КС, необходимые для сравнения порядка операнда с числом ±23;
- КС для определения потери старшего разряда
- КС для проверки RG2 на ноль;
- КС для проверки СТ1 на ноль;
- КС для проверки СТ2 на ноль.

Введение АЛУ позволило сократить аппаратурные затраты, так как не пришлось вводить отдельную КС для осуществления логической операции «НЕ-А ИЛИ В».

Объединенный ОА формирует осведомительные сигналы:

- Х проверка наличия операнда на шине;
- р0 Проверка на окончание цикла умножения;
- р1 Проверка операнда на нуль;
- р2 Выбор операции в умножении;
- p3 Знак регистра RG1;
- p4 Проверка содержимого CT1 на ноль без старшего разряда
- р5 Исключительная ситуация при сложении порядков;

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

- р6 Проверка содержимого СТ2 на ноль без старшего разряда;
- p7 Знак операнда в CT2;
- р8 ПРС при вычитании порядков;
- р9 ПМР при вычитании порядков;
- p10 − A>В на компараторе;
- p11 Проверка на ноль CT2;
- р12 Проверка на равенство нулю результата операции;
- p13 Необходимость нормализации;
- p14 Знак операнда в СТ1;
- p15 Знак операнда в RG3;
- p16 Знак операнда в RG2;
- р17 Перенос из старшего значащего разряда в мантиссах;
- Z вывод результата на шину.

Объединенный ОА выполняет микрокоманды с помощью следующих управляющих сигналов:

- y1 Обнуление RG2;
- y2 Сдвиг RG1влево на 1 разряд;
- y3 запись в RG2, CT1;
- y4 Сдвиг RG2 вправо на 1 разряд;
- у5 Инверсия содержимого RG2;
- уб Выбор на АЛУ операции А+В
- у7 Выбор на АЛУ операции А-В-1;
- у9 Изменение знака результата;
- у10 Выбор на АЛУ операции НЕ-А ИЛИ В;
- у11 Формировании единицы при сдвиге RG2;

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

- y12 Обнуление RG3, CT2;
- y13 Запись в RG3;
- у14 Сдвиг RG3 на 1 разряд влево;
- у15 Сдвиг RG3 на 1 разряд вправо;
- y16 Запись в Т5, Т6;
- y17 Запись в RG1;
- у18 Вычесть единицу из СТ1;
- у19 Прибавить к СТ1 единицу;
- y20 Обнуление CT1;
- y21 Запись в CT2;
- у22 Вычесть единицу из СТ1;
- у23 Прибавить к СТ1 единицу;
- у24 Инверсия содержимого СТ1;
- у25 Запись Т3.
- у26 Установка флагов
- у27– Выдача результата на шину;

Разработанная объединенная ФС представлена на рисунке А.5.

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

7 Разработка объединенной ГСА

Для выбора операции в объединенном ОА каждой операции присваивается свой код. Коды представлены в таблице 3.

Таблица 3

| Операция | | КОП | |
|------------------|----|-----|----|
| | q2 | q1 | q0 |
| Умножение | 0 | 0 | 0 |
| Сложение модулей | 0 | 1 | 0 |
| Вычитание | 0 | 1 | 1 |
| Декремент | 1 | 0 | 0 |
| НЕ-А ИЛИ В | 0 | 0 | 1 |

При разработке объединенной ГСА была добавлена вершина выбора кода операции. ГСА операций сложения и вычитания модулей были объединены в одну, поскольку они различаются лишь одной вершиной. Общие части всех ГСА были выделены отдельно.

Разработанная объединенная ГСА представлена на рисунке Б.5.

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

8 Разработка и описание принципиальной схемы ОЧ АЛУ

Для разработки принципиальной схемы были использованы микросхемы ТТЛ серий 1533, 533, 1531.

Перечень требуемых для разработки микросхем представлен в таблице 4.

Таблица 4 – Перечень требуемых микросхем

| Микросхема | Функциональное назначение | | |
|--------------|---------------------------------------|--|--|
| К1533АП5 | Шинный формирователь | | |
| К1533ИЕ7 | 4-х разрядный счетчик | | |
| К133ИР13 | Реверсивный 8- разрядный регистр | | |
| К1533ИП3 | АЛУ | | |
| К1533ИП4 | Схема ускоренного переноса АЛУ | | |
| K1533TM2 | D-триггер | | |
| К555ИМ6 | 4-х разрядный сумматор | | |
| К1533ЛИ1 | Логическая функция 2И | | |
| К1533ЛН1 | Логическая функция НЕ | | |
| К155ЛП5 | Логическая функция XOR | | |
| К1533ЛЛ1 | Логическая функция ИЛИ | | |
| 101 522 ПЕ11 | Логическая функция 2ИЛИ-НЕ с открытым | | |
| К1533ЛЕ11 | коллектором | | |
| К1531СП2 | 8-разрядный цифровой компаратор | | |
| К1533ЛП16 | Повторитель с повышенной нагрузочной | | |
| | способностью | | |

Потребляемый микросхемами ток представлен в таблице 5.

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

Таблица 5 – Потребляемый микросхемами ток

| Микросхема | Количество | Ток одной | Суммарный ток |
|------------|------------|--------------------|---------------|
| | | микросхемы | |
| | | | |
| К1533АП5 | 4 | 27мА | 108 мА |
| К1533ИЕ7 | 4 | 22 мА | 88 мА |
| К133ИР13 | 15 | 40мА | 600 мА |
| К1533ИП3 | 12 | 22мА | 264 мА |
| К1533ИП4 | 4 | 15мА | 60 мА |
| K1533TM2 | 6 | 4мА | 24 мА |
| К555ИМ6 | 2 | 39мА | 78 мА |
| К1533ЛИ1 | 2 | 4мА | 8 мА |
| К1533ЛН1 | 3 | 4.2мА | 12.6 мА |
| К1533ЛП5 | 7 | 5.9мА | 41.3 мА |
| К1533ЛЛ1 | 4 | 4.9 _M A | 19.6 мА |
| К1533СП1 | 2 | 11мА | 22 мА |
| К1533ЛЕ11 | 8 | 9мА | 72 мА |
| К1533ЛП16 | 1 | 10,6мА | 10,6мА |
| Всего: | 73 | | 1.4A |

Общая потребляемая мощность:

$$P = U * I = 5B * 1.4A = 7.BT$$

Реверсивный регистр собирается с использованием микросхемы К133ИР13. Способ подключения для наращивания разрядности представлен на рисунке 1.

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|




Рисунок 1 — Соединение регистров для сдвига в сторону младших и старших разрядов

Временная диаграмма работы реверсивного регистра представлена на рисунке 2.

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|




Рисунок 2 — Временная диаграммы работы реверсивного регистра

Для увеличения разрядности сумматора выход CR соединяют со входом переноса C следующего сумматора (рисунок 3).

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|




Рисунок 3 – Соединение сумматоров

Для увеличения разрядности счетчика инверсные выходы ≥15 и ≤0 необходимо соединить со входами +1 и -1 следующего счетчика. Схема подключения микросхема ИЕ7 представлена на рисунке 4.




Рисунок 4 — Схема подключения ИЕ7

| | | | | | | | Лист |
|---|------|------|----------|---------|------|----------------------|------|
| | | | | | | ТПЖА.09.03.01.071 ПЗ | 43 |
| V | 1зм. | Лист | № докум. | Подпись | Дата | | 43 |

Временная диаграмма работы счетчика ИЕ7 представлена на рисунке 5.




Рисунок 5 — Временная диаграмма работы счетчика ИЕ7

Для отлавливания ситуации, когда модуль разности порядков больше либо равен 23, было рассмотрено 3 различных варианта.

| | | | · | |
|------|------|----------|---------|------|
| Изм. | Лист | № докум. | Подпись | Дата |

Первый вариант — использование сумматора для отлова данной ситуации. Схема с его использованием представлена на рисунке 6.




Рисунок 6 – Схема с использованием сумматора

Второй вариант – использование компаратора, представленная на рисунке 7.




Рисунок 7 – Схема с использованием компаратора

Третий вариант – использование комбинационной схемы из логических элементов, представленная на рисунке 8.

| | | | | | | Лист |
|------|------|----------|---------|------|----------------------|------|
| | | | | | ТПЖА.09.03.01.071 ПЗ | 45 |
| Изм. | Лист | № докум. | Подпись | Дата | | 40 |




Рисунок 8 – Схема и использованием логических элементов

Для построения двух первых схем требуется 4 микросхемы, для третьей – 5, поэтому далее будем выбирать их схемы с использованием компаратора и схемы с использованием сумматора. Потребляемый ток сумматора – 39мА, компаратора – 11мА. На основании этого делаем выбор в пользу компаратора и используем его при построении схемы.

Для увеличения разрядности компаратора нужно присоединить выходы «X>Y», «X=Y», «X<Y» первого компаратора к соответствующим входам второго. Данное соединение показано на рисунке 9.

Потребляемый ток сумматора — 39мA, компаратора — 11мA. Так как потребляемый ток первой схемы меньше, поэтому выбрана схема с использованием компаратора.

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|




Рисунок 9 – Соединение компараторов

При использовании АЛУ для увеличения быстродействия необходимо воспользоваться схемой ускоренного переноса ИП4, представлена на рисунке 10.

| | | | · | |
|------|------|----------|---------|------|
| Изм. | Лист | № докум. | Подпись | Дата |




Рисунок 10 – Схема подключения АЛУ ИПЗ

Без использования ИП4 скорость работы АЛУ:

$$T = t_{\text{ИП3}}^{X,Y-C4} * 11 + t_{\text{ИП3}}^{X,Y-F} = 44 * 11 + 34 = 518$$
нс

С использованием ИП4:

$$T = t_{\rm M\Pi3}^{\rm X,Y-P} + t_{\rm M\Pi4}^{0,1} * 4 + t_{\rm M\Pi3}^{C0-C4} = 44 + 38 * 4 + 34 = 230$$
нс

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

Таким образом использование схему ускоренного переноса ИП4 позволило увеличить скорость работы АЛУ в 2.2 раз.

Поскольку используются выходы микросхемы KP533ЛЕ11 с открытым коллектором, необходимо добавить в схему ограничительный резистор. Ограничительное сопротивление R1рассчитывается по формуле:

$$\frac{E_{\min}^{num} - U_{\min}^{1}}{N * I_{ym}^{1} - n_{1} I_{ex}^{1}} \ge R \ge \frac{E_{\max}^{num} - U_{\max}^{0}}{I_{eblx}^{0} + (N-1) * I_{ym}^{0} - n_{0} * I_{ex}^{0}},$$
(1)

где

 $E_{min}^{\text{пит}}$ — минимальное напряжение питания микросхемы;

 $E_{max}^{\text{пит}}$ — максимальное напряжение питания микросхемы;

 U_{max}^{0} — максимальное напряжение логического нуля;

 U_{min}^1 – минимальное напряжение логической единицы;

 $I_{{
m yT}}^{0},I_{{
m yT}}^{1}$ — токи утечки логических нуля и единицы;

 $I_{\rm BX}^0, I_{\rm BX}^1$ — входные токи логических нуля и единицы;

 $I_{\scriptscriptstyle \mathrm{BЫX}}^0$ — выходной ток логического нуля;

N — количество элементов с открытым коллектором.

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

Для повышения быстродействия следует использовать наименьшее ограничительное сопротивление. Также в связи с тем, что ток утечки логического нуля очень мал и количество подключаемых выходов с открытым коллектором невелико, слагаемым $(N-1)*I_{yT}^0$ можно пренебречь. Ограничительное сопротивление можно рассчитать следующим образом:

$$R1 \ge \frac{E_{\max}^{num} - U_{\max}^{0}}{I_{ebx}^{0} - n_{0} * I_{ex}^{0}}, \tag{2}$$

$$R1 \ge \frac{5,5B - 0,5B}{24MA - 2*0,1A} = 210OM$$

Резистор был выбран из ряда E6, R1=330 Ом.

| М. | Лист | № докум. | Подпись | Дата |
|----|------|----------|---------|------|

УГО некоторых микросхем представлены на рисунках 10-13.




Рисунок 10 – УГО микросхемы КР1533ЛЛ1




Рисунок 11 – УГО микросхемы КР1533ЛН1

| М. | Лист | № докум. | Подпись | Дата |
|----|------|----------|---------|------|




Рисунок 12 – УГО микросхемы КР1533ЛИ1




Рисунок 13 — УГО микросхемы КР1533ЛП5

В схеме присутствуют D-триггеры. Для реализации D-триггеров используется микросхема KP1533TM2. УГО данной микросхемы представлено на рисунке 14.

| l | | | | | |
|---|------|------|----------|---------|------|
| I | | | | | |
| ĺ | Изм. | Лист | № докум. | Подпись | Дата |




Рисунок 14 – УГО микросхемы КР1533ТМ2

По завершении операции результат выдаётся на шину. Для корректного формирования результата используется усилительформирователь. Данный элемент реализуется с помощью микросхемы КР1533АП5. УГО данной микросхемы представлено на рисунке 15.




Рисунок 15 – УГО микросхемы КР1533АП5

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

9 Расчет фильтра питания

Чтобы сгладить возможные скачки напряжения, для схемы необходимо разработать фильтр.

Требуется рассчитать количество и ёмкости двух видов конденсаторов:

- электролитического необходимого для сглаживания пульсирующего тока;
- керамического необходимого для сглаживания напряжения.

Сначала найдем максимальную расчетную амплитуду ступенчатого скачка тока питания по формуле (3).

$$\Delta I = NC \left(\frac{\Delta V}{\Delta t} \right), \tag{3}$$

где N – количество выходов микросхем;

С – средняя емкость нагрузки выходов;

 ΔV – амплитуда выходного сигнала;

 Δt – время переключения выходов.

Примем C = $10\pi\Phi$, $\Delta V = 5.25B$, $\Delta t = 5$ нс, N = 404. Подставим в формулу и выполним расчеты

$$\Delta I = NC\left(\frac{\Delta V}{\Delta t}\right) = 404 * 10 * 10^{-12} * \left(\frac{5.25}{5 * 10^{-9}}\right) = 4.24A$$

Рассчитаем максимально допустимый импеданс по формуле (4).

$$X_{max} = \frac{\Delta V_{\Pi}}{\Delta I},\tag{4}$$

где $\Delta V_{\scriptscriptstyle \rm II}$ – допустимое напряжение помехи, равное 0.1B.

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

Для данного случая

$$X_{max} = \frac{\Delta V_{\Pi}}{\Delta I} = \frac{0.1}{4.24} = 0.025 \text{ Om.}$$

Вычислим индуктивность разводки питания по формуле (5).

$$L_{psw} = 4X ln\left(\frac{2H}{D}\right),\tag{5}$$

где X – длина провода питания;

Н – среднее расстояние между центрами проводов;

D – диаметр жилы провода.

Примем X = 30см, H = 5мм, D = 1мм. Подставив значения в формулу, найдем

$$L_{psw} = 4Xln\left(\frac{2H}{D}\right) = 4*30*ln\left(\frac{2*0.5}{0.1}\right) = 276$$
H Γ H

По формуле (6) найдем допустимую частоту помех.

$$F_{psw} = \frac{X_{max}}{2\pi L_{psw}} \tag{6}$$

$$F_{psw} = \frac{X_{max}}{2\pi L_{psw}} = \frac{0.025}{2*3.1415927*276*10^{-9}} = 13.9$$
к
Гц

По формуле (7) рассчитаем емкость электролитического конденсатора.

$$C_{9} = \frac{1}{2\pi F_{psw} X_{max}} \tag{7}$$

$$C_{\mathfrak{I}} = \frac{1}{2\pi F_{psw}X_{max}} = \frac{1}{2*3.1415927*13.9*10^3*0.02} = 453$$
мкФ

Для обеспечения устойчивости от высокочастотных помех, возникающих из-за паразитных емкостей микросхем, в цепи питания ставятся керамические конденсаторы малой емкости.

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

Для расчета данной емкости сначала найдем максимально допустимую индуктивность разводки питания по формуле (8).

$$L_{tot} = \frac{X_{max} * \Delta t}{\pi} \tag{8}$$

$$L_{tot} = \frac{X_{max} * \Delta t}{\pi} = \frac{0.02 * 5 * 10^{-9}}{3.1415927} = 0.031$$
нГн

По формуле (9) рассчитаем частоту, до которой электролитический конденсатор справляется со своим назначением и по формуле (10) рассчитаем общую емкость керамических конденсаторов

$$F_{9max} = \frac{X_{max}}{2\pi L_3},\tag{9}$$

где L_{3} – индуктивность выводов конденсатора, равная 15нГн.

$$C_{\text{общ}} = \frac{1}{2\pi * F_{2max} X_{max}} \tag{10}$$

Подставив значения в формулы, получим

$$F_{\mathfrak{I}max} = \frac{X_{max}}{2\pi L_{\mathfrak{I}}} = \frac{0.02}{2*3.1415927*15*10^{-9}} = 212.2 \text{к} \Gamma \text{ц}$$

$$C_{\text{общ}} = \frac{1}{2\pi * F_{\mathfrak{I}max} X_{max}} = \frac{1}{2*3.1415927*212.2*10^3*0.02} = 37.5 \text{мк} \Phi$$

Расчёт количества керамических конденсаторов

$$N = \frac{L_{CK}}{L_{tot}},\tag{11}$$

где $L_{CK} = 5$ нГн

$$N = \frac{L_{CK}}{L_{tot}} = \frac{5}{0.031} = 162$$
 конденсатора

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

При расчете по формуле (11) необходимое керамических конденсаторов равно 162. Для определения окончательного числа данных конденсаторов следует воспользоваться правилом: на каждые 5 микросхем требуется 1 конденсатор. Так как микросхемы АЛУ имеют большее число переключений, необходимо установить на каждую микросхему по одному керамическому конденсатору.

Таким образом, общее количество требуемых керамических конденсаторов равно 48.

Отсюда емкость одного конденсатора:

$$C_k = \frac{C_{\text{общ}}}{N} = \frac{37.5 * 10^{-6}}{48} = 0.77$$
мкФ

Получившиеся емкости: $C_9 = 453$ мкФ, $C_k = 0.77$ мкФ.

Из ряда Еб берем значение для электролитического конденсатора

 $C_{\Im}=470$ мк Φ . А для керамического конденсатора берем значение из ряда Е24 — $C_k=0.82$ мк Φ .

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

10 Расчет длительности такта и разработка тактового генератора

Схематически такт работы представлен на рисунке 16.




Рисунок 16 – Такт работы

Т1 – время работы ОА;

Т2 – время формирования логических условий;

Т3 – время работы УА;

Разработанной принципиальной схемы следует, что наибольшее время задержки в ОУ требуется для перезаписи данных из одного регистра в другой через АЛУ. Для определения данной задержки необходимо сложить время задержки КС управления АЛУ (t1), время задержки на АЛУ (t2) и время предустановки ИР13 (t3).

$$t_1=t_{\rm ЛН1}^{0,1}+t_{\rm ЛЛ1}^{0,1}=11\rm Hc+14=25\rm Hc$$

$$t_2=t_{\rm ИП3}^{A,B-P}+t_{\rm ИП4}^{0,1}*4+t_{\rm ИП3}^{C0-C4}=44+38*4+26=222~\rm Hc$$

$$t_3=t_{\rm ИР13}=22\rm Hc$$

$$T1 = 16.5 + 222 + 22 = 269$$
HC

Для повышения надежности время задержки T1 необходимо увеличить на 10%. Конечное значение время задержки на ОУ равно 296нс.

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

Время T2 определяется наибольшим временем формирования осведомительных сигналов. Наибольшее время формирования имеет сигнал p13.

$$T2 = t_{\rm 3Д.ИР13} + \max(t_{\rm ЛЕ11}^{0,1}; t_{\rm ЛП5}^{0,1}; t_{\rm ЛН1}^{0,1}) + \max(t_{\rm ЛН1}^{0,1} + t_{\rm ЛИ1}^{0,1}) + t_{\rm ЛЕ11}^{0,1} = 22 + \max(33;17;11) + \max(11;14) + 33 = 22 + 33 + 14 + 33 = 102$$
нс

Для повышения надежности время задержки Т2 необходимо увеличить на 10%. Конечное значение время задержки при формировании осведомительного сигнала p13 равно 112нс.

Время Т3 определяется временем задержки на управляющем автомате.

КС состоит из трех слоев элементов: «НЕ», «И», «ИЛИ». Таким образом, задержка формирования управляющих сигналов. Также к этому времени необходимо добавить задержку на элементе «И», необходимом для объединения управляющих сигналов с сигналом синхронизации.

$$\mathrm{T3} = t_{\mathrm{ЛH1}}^{0,1} + t_{\mathrm{ЛИ1}}^{0,1} + t_{\mathrm{ЛЛ1}}^{0,1} = 11 + 14 + 18 + 14 = 57 \mathrm{Hc}$$

Общее время такта : T = T1 + T2 + T3 = 296 + 112 + 57 = 465нс.

| · | | | | |
|------|------|----------|---------|------|
| Изм. | Лист | № докум. | Подпись | Дата |

11 Разработка тактового генератора

В качестве генератора возьмем микросхему К1533АГ3. Она представляет собой 2 одновибратора, которые соединяются в мультивибратор. Её подключение показано на рисунке 17.




Рисунок 17 – Генератор

Для реализации тактового генератора требуется рассчитать номиналы C1, C2, R1, R2. Для расчета используются следующие формулы:

$$t = 0.45RC$$

где

t – время;

C – ёмкость;

R — сопротивление.

Время задержки на одновибраторах $t_3 = 39$ нс.

Время работы на первом одновибраторе $t_I = T_{oy} = 260.5$ нс.

Время работы на втором одновибраторе $t_2 = T_p + T_{yy} - 2*t_3 = 156-78 = 78$ нс.

| | | | · | |
|------|------|----------|---------|------|
| Изм. | Лист | № докум. | Подпись | Дата |

 C_I выбирается из ряда Е24 равным 330пФ. R_I рассчитывается по формуле:

$$R = \frac{t}{0,45C} \tag{14}$$

Резистор выбирается из ряда Е6 сопротивлением 1.5 кОм.

 C_2 выбирается из ряда E24 равным 39 пФ. R_2 и рассчитывается по формуле (14). Резистор выбирается из ряда E6 сопротивлением 4,7 кОм.

По формуле (13) повторно рассчитываются t_1 и t_2 :

$$t_1 = 193$$
Hc;


$$t_3 = 77$$
HC.

Получается, что генератор вырабатывает тактовый импульс с временем $T=270\ {\rm hc}.$

Разработанная схема работает с частотой $F = 1/T = 3.7 \ M\Gamma$ ц

Временные диаграммы тактового генератора представлены на рисунке 18.

| ı | | | | | |
|---|------|------|----------|---------|------|
| ı | | | | | · |
| | Изм. | Лист | № докум. | Подпись | Дата |



12 Расчет быстродействия

Вероятности возникновения различных ситуаций при работе устройства представлены в таблице 6.


Таблица 6

| Наименование | Вероятность |
|------------------------------------|-------------|
| Операция умножения | 0.1 |
| Операция сложения модулей | 0.4 |
| Операция вычитания | 0.3 |
| Операция декремента | 0.15 |
| Операция НЕ-А ИЛИ В | 0.05 |
| ПРС в порядках | 0.05 |
| ПМР в порядках | 0.05 |
| Временное ПРС мантисс | 0.5 |
| Временное ПРС порядков | 0.05 |
| Операнд равен нулю | 0.01 |
| Модуль разности порядков >=23 | 0.4 |
| Получение денормализованного числа | 0.5 |
| Потеря старшего разряда | 0.5 |

Найдем среднее количество тактов для выполнения каждой операции.

Граф-схема алгоритма операции деления представлена на рисунке 19.

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|



A1+0.01(A11+A12)+0.99(A2+A3+0.01(A4+A11+A12)+0.99(A5+0.05(A5+0.05(AA12) + 0.95(0.05(A4 + A11 + A12) + 0.95(A6 + A7 + 0.5*23(A6 + A7) + 0.5(0.5(0.05(A4 + A11 + A12) + 0.95(A6 + A7 + 0.5*23(A6 + A7) + 0.5(0.5(A4 + A11 + A12) + 0.95(A6 + A7 + 0.5*23(A6 + A7) + 0.5(A6 +A11+A12)+0.5(A10+A12)+0.5(A12))+(0.5(0.05(A9)+0.95(0.05(A4+A11+A12)+0.95(0.05(A9)+0.95(A9)+0.95(0.05(A9)+0.9.5(A10+A12)+0.5(A12))))) = 27.132

Граф-схема операций модулей/вычитания алгоритма сложения представлена на рисунке 20.

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|




Рисунок 20 – Граф-схема операций сложения модулей/вычитания


 $\begin{array}{l} A1+A23+A4+A56+0.1(0.5(A21+A23)+0.5(A18))+0.9(0.5(0.6(0.99(0.5(A10)+0.5(0.5(A12)+0.5(A12)+0.5(A11+0.05(A13))))+0.01(A1415)+0.5(A16+A17+0.01(A18)+0.99(0.5(A22+A23)+0.5(A23)))+0.5(0.5(A16+A17+0.01(A18)+0.99(0.5(A22+A23)+0.5(A23))))+0.05(A19+0.5(A22+A23)+0.5(A23))+0.95(0.5(0.5(A23)+0.5(A22+A23)))+0.5(A20+0.2(A21+A23)+0.8*50(A20)))))+(0.5(0.4(A7+0.5(A23)+0.5(A22+A23)+0.5(A22+A23)))+0.5(0.4(A8+A9+0.5(A23)+0.5(A22+A23))+0.4(A8+A9+0.5(A22+A23)+0.5(A22+A23)))+0.6(0.99(0.5(A10)+0.5(0.5(A12)+0.5(A11+0.05(A13))))+0.01(A1415)+0.01(A14$

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

+0.5(A16+A17+0.01(A18)+0.99(0.5(A22+A23)+0.5(A23)))+0.5(0.5(A16+A17+0.01(A18)+0.99(0.5(A22+A23)+0.5(A23))))+0.05(A19+0.5(A22+A23)+0.5(A23))+0.95(0.5(0.5(A23)+0.5(A22+A23))+0.5(A20+0.2(A21+A23))))))))=17.267

Граф-схема алгоритма операции декремента с вероятностями перехода представлена на рисунке 21.

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|



A1+A2+A3+A4+A5+0.99(0.1(0.5(A14+A15)+0.5(A13+A14+A15))+0.9(A6+0.5* 10(1) + 0.5(A7 + 0.5(A10 + 0.8(A12) + 0.2(A14 + A15)) + 0.5(0.5(A14 + A15) + 0.5(A11 + A15)) + 0.5(A10 + 0.8(A12) + 0.2(A14 + A15)) + 0.5(A14 + A15) + 0.5(A14 + A15) + 0.5(A11 + A15) + 0.5(A10.5*10(A11)+0.5(A13+A14+A15)))))) = 12.58Граф-схема алгоритма операции НЕ-А ИЛИ В с вероятностями

переходов представлена на рисунке 22.

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|




Рисунок 22 — Граф-схема алгоритма операции НЕ-А ИЛИ В

A1+A2+0.01(A5+A6+A7)+0.99(0.5(0.5(A4+A6+A7)+0.5(A6+A7))+0.5(0.5(A6+A7)+0.1(0.05(A5+A6+A7)+0.95(0.5(A6+A7)+0.5(A4+A6+A7)))))=9.2

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

Используя данные предыдущих вычислений найдем среднее число операций, выполняемых на АЛУ.

$$N = N_{MUL} * 0.1 + N_{AS} * 0.4 + N_{AS} * 0.3 + N_{DEC} * 0.15 + N_{L} * 0.05$$
$$= 27.13 * 0.1 + 17.267 * 0.4 + 17.267 * 0.3 + 12.58 * 0.15$$
$$+ 9.2 * 0.05 = 17.14$$

Отсюда число операций в секунду:

$$\frac{4.2 * 10^6}{17.14} = 245040 \left[\frac{\text{OII}}{\text{C}} \right]$$

13 Выбор разъема

Для подключения схемы необходимо 65 разряда под входные и выходные данные, два разряда для питания и заземления, 27 разрядов под управляющие сигналы, 18— под осведомительные сигналы и еще 8 разрядов под код операции, синхросигнал и флаги результата. Всего потребуется 127 разрядов.

В качестве разъема для подключения схемы был выбран разъем СНП34-135Р, имеющий разрядность 135 и имеющий ток на контакт 2A. Плата присоединяется при помощи шлейфов.

Внешний вид разъема представлен в приложении В.

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

Заключение

B ходе выполнения курсового проекта были разработаны функциональные схемы для операции умножения в дополнительном коде IV способом, сложения модулей, вычитания, декремента, НЕ-А ИЛИ В над числами с плавающей запятой с порядками. Разработаны граф-схемы алгоритмов данными функциональными ДЛЯ управления Разработана объединенная функциональная схема, а также граф-схема алгоритма. Разработана схема электрическая принципиальная на ТТЛ микросхемах. Для сглаживания скачков тока и напряжения был разработан фильтр питания и рассчитаны соответствующие номиналы конденсаторов. Был выбран тактовый генератор для генерации тактовых импульсов с рассчитанной длительностью. В результате получена схема, содержащая 73 микросхемы, с потребляемой мощностью 7 Вт. Среднее быстродействие – 245040 операций в секунду.

| V | 1зм. | Лист | № докум. | Подпись | Дата |
|---|------|------|----------|---------|------|

Список сокращений

АЛУ – арифметико-логическое устройство

ГСА – граф-схема алгоритма

ДК – дополнительный код

ОА – операционный автомат

ОЧ – операционная часть

ПК – прямой код

ПМР – потеря младших разрядов

ПРС – переполнение разрядной сетки

СЧП – сумма частичных произведений

ТТЛ – транзисторно-транзисторная логика

УА – управляющий автомат

ФС – функциональная схема

| ı | | | | | |
|---|------|------|----------|---------|------|
| | | | | | |
| I | Изм. | Лист | № докум. | Подпись | Дата |

Библиографический список


- 1. Томчук М.Н. Лабораторный практикум по дисциплине "Схемотехниика ЭВМ" [Текст]/ Томчук М.Н. — издательство ВятГУ 2011. 62 с.
- 2. Справочник по стандартым цифровым ТТЛ микросхемам [Электронный ресурс] Режим доступа http://www.cqham.ru/kozak/ttl/ttlh01.htm, свободный Загл. с экрана.

| | | | · | |
|------|------|----------|---------|------|
| Изм. | Лист | № докум. | Подпись | Дата |


Приложение А (Обязательное) Функциональные схемы отдельных операций KC6(1) p3 ∞ KC5(=1)KC4(=1)CT1 SM2 RG4 21 1 Ø KC2(=1)KC3(&) RĞ2 SM1 $\stackrel{\leftarrow}{\text{RG3}}$ 32 =1 23 X[22:0] ₹ 191 KC1(1)

Рисунок А.1 – Функциональная схема ОЧ АЛУ операции умножения

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|



| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|
| | | | | |



| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|




Рисунок А.4 – Функциональная схема ОЧ АЛУ операции НЕ-А ИЛИ В

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|




Рисунок А.5 – Объединенная функциональная схема

| Изм | Лист | № докум. | Подпись | Дата |
|-----|------|----------|---------|------|

Приложение Б (Обязательное)






Рисунок Б.1 – Содержательная схема алгоритма умножения

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|




Рисунок Б.2 — Содержательная схема алгоритмов сложения модулей и вычитания

| | | | · | |
|------|------|----------|---------|------|
| Изм. | Лист | № докум. | Подпись | Дата |




Рисунок Б.3 – Содержательная схема алгоритма операции декремент

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|






Рисунок Б.4 – Содержательная схема алгоритма операции НЕ-А ИЛИ В

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|





Изм.


Лист

№ докум.

Подпись

Дата

ТПЖА.09.03.01.071ПЗ



Приложение В (Обязательное) Внешний вид разъема СНП34-135Р




Рисунок В.1 – Схема расположения контактов



Рисунок В.2 – Внешний вид разъема

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

Приложение Г (обязательное) Перечень элементов

| №строки | Формат | Обозна | чение | | Наименование | | Кол. | Приме- чание |
|---------|--------|---|---------|-------------|--------------------|---------|---------|-----------------|
| 1 | | | | | Резисторы | | | |
| 2 | | R1 | | | 330 Ом | | 5 | |
| 3 | | R2 | 2 | | 1кОм | | 1 | |
| 4 | | | | | Микросхемы | | | |
| 5 | | DD65 | 5-68 | | К1533АП5 | | 4 | |
| 6 | | DD9,DD10,D | D53,DD |) 54 | К1533ИЕ7 | | 4 | |
| 7 | | DD1-DD3, DD11 | | DD33- | К133ИР13 | | 15 | |
| 9 | | DD19-1 | DD30 | | К1533ИП3 | | 12 | |
| 10 | | DD31,DD32, | DD45,D | D46 | К1533ИП4 | | 4 | |
| 11 | | DD58,DD | 63,DD64 | - | K1533TM2 | | 3 | |
| 12 | | DD51,l | DD52 | | К555ИМ6 | | 2 | |
| 13 | | DD43, | DD61 | | К1533ЛИ1 | | 2 | |
| 14 | | DD8,DD17,DD62 | | | К1533ЛН1 | | 3 | |
| 15 | | DD18, DD55, | DD56,D | D60 | К1533ЛП5 | | 4 | |
| 16 | | DD4,DD39,D | D44,DD |) 59 | К1533ЛЛ1 | | 4 | |
| 17 | | DD | 49 | КР1533ЛП16 | | | 1 | |
| 18 | | DD40,DD41 K1533СП1 DD5-DD7,DD40- DD42,DD50,DD57 K1533ЛЕ11 | | | 2 | | | |
| | | | | | 9 | | | |
| 19 | | | | | Разъем | | | |
| 20 | | XP | 1 | | СНП34-135Р | | 1 | |
| 21 | | | | | | | | |
| 22 | | | | | Конденсаторы | | | |
| 23 | | C | | | 470мкФ | | 1 | |
| 24 | | C2-C | 105 | | 0.82мкФ | | 48 | |
| | | | | | ТПЖА.09.03 | 3 01 03 | 71ПЭЗ | ξ. |
| Изм. | Лист | № докум. | Подп. | Дата | | | . 11100 | • |
| Разр | | Альмухаметов | | , , | Разработка | Лит. | Лист | Листов |
| Пров | | Мельцов | | | операционной части | Э | | 1 |
| Т.кон | итр. | | | | арифметико- | | Кафедр | а ЭВМ |
| Н.ког | _ | Ростовцев | 1 | | логического | | Группа | |
| Утв. | | , Страбыкин | | | устройства | | | |

| Изм. | Лист | № докум. | Подпись | Дата |
|------|------|----------|---------|------|

Ведомость

| М <u>е</u> строки | Формат | Обозна | чение | | Наименование |) | Кол-во листов | № экз. | Примеч |
|-------------------|--------|---------------------|------------------------|-----------------------|---|---------------|------------------|----------|--------|
| 1 | | | Документация общая | | | | | | |
| 2 | 2 | | | Вновь разработан | | | | | |
| 3 | | | | | 1 1 | | | | |
| 4 | A2 | ТПЖА09.03.01.071 Э2 | | | Схема электрическа функциональная ОЧ А | | 1 | | Чертеж |
| 5 | A2 | ТПЖА.09.03. | 01.071 K | ПЛ | Граф-схема алгорит содержательная объедин | | 1 | | Плакат |
| 6 | A2 | | ТПЖА.09.03.01 Э3 | | Схема электрическа принципиальная ОЧ А | АЛУ | 2 | | Чертеж |
| 7 | A4 | ТПЖА.230100 | ТПЖА.230100.62.038 ПЭ3 | | Перечень элементо | В | 1 | | |
| 8 | A4 | ТПЖА. 09.03 | ТПЖА. 09.03.01.071 ПЗ | | Пояснительная запис | ска | 88 | | |
| 9 | | | | | | | | | |
| 10 | | | | | | | | | |
| 11 | | | | | | | | | |
| 12 | | | | | | | | | |
| 13 | | | | | | | | | |
| 14 | | | | | | | | | |
| 15 | | | | | | | | | |
| 16 | | | | | | | | | |
| 17 | | | | | | | | \dashv | |
| 18 | | | | | | | | | |
| 19 | | | | | | | | | |
| 20 | | | | | | | | | |
| 21 | | | | | | | | | |
| 22 | | | | | | | | | |
| 23 | | | | | | | | | |
| | | | | | | | | | |
| | 1 1 1 | | | ТПЖА.09.03.01.071 ДКП | | | | | |
| Изм. Лист | | ет № докум. Т | Подп. | Дата | | | | | |
| Разраб. | | Альмухаметов | | | Разработка | Лит. | Лисп | n | Листов |
| Пров | | Мельцов | | | операционной | <u>3</u> 1 | | | |
| Т.кон | | Do om o ou co | | | части арифметико- логического | Кафедра ЭВМ | | | |
| Н.контр. Vme | | | Ростовцев Страбыкин | | логического устройства | Группа ИВТ-31 | | | |
| Утв. | | Страбыкин | | | устроиства | <u> </u> | | | |

Реферат

Альмухаметов М.И. РАЗРАБОТКА ОПЕРАЦИОННОЙ ЧАСТИ АРИФМЕТИКО-ЛОГИЧЕСКОГО УСТРОЙСТВА: ТПЖА.09.03.01.071 ПЗ: Курс. проект / ВятГУ, каф. ЭВМ; рук. В.Ю. Мельцов - Киров, 2016. — Гр. ч. 4 л. ф.А2; ПЗ 88с., 6 табл., 2 источника, 4 прил.

АРИФМЕТИКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО, ПЛАВАЮЩАЯ ЗАПЯТАЯ, ПОРЯДОК, ПРИНЦИПИАЛЬНАЯ СХЕМА, СЛОЖЕНИЕ МОДУЛЕЙ, ВЫЧИТАНИЕ, НЕ-А ИЛИ В, ДЕКРЕМЕНТ, УМНОЖЕНИЕ.

Объект исследования и разработки — операционная часть арифметикологического устройства, выполняющего операции умножения в дополнительном коде IV способом с плавающей запятой с порядками, сложения модулей, вычитания, декримента, НЕ-А ИЛИ В.

Цель курсового проекта — синтезировать с наименьшими аппаратурными затратами операционную часть арифметико-логического устройства, выполняющего операции умножения в дополнительном коде IV способом с плавающей запятой с порядками, сложения модулей, вычитания, декремента, НЕ-А ИЛИ В.

Результатом работы является принципиальная схема арифметико-логического устройства.