

#### SERVIÇO PÚBLICO FEDERAL UNIVERSIDADE FEDERAL DO SUL E SUDESTE DO PARÁ - UNIFESSPA INSTITUTO DE GEOCIÊNCIAS E ENGENHARIAS - IGE FACULDADE DE COMPUTAÇÃO E ENG. ELÉTRICA – FACEEL CURSO ENGENHARIA DE COMPUTAÇÃO

#### Sistemas Embarcados

T-2018

Prof. José Carlos Da Silva jcdsilv@hotmail.com jose-carlos.silva@unifesspa.edu.br whatsApp: 19-993960156

Junho/2021

# Conteúdo

- Introdução a VHDL;
- Estruturas do código VHDL;
- Bibliotecas e pacotes fundamentais;
- Tipos de dados predefinidos;
- Objetos (Constant, Signal, Variable, File);
- Tipos de dados definidos pelo usuário
- Operadores;
- Atributos;
- Código concorrente versus sequencial;
- Código concorrente (WHEN, SELECT, GENERATE);
- Código sequencial (PROCESS, IF, CASE, LOOP, WAIT);

- Instruções auxiliares (ASSERT, ALIAS);
- Pacotes (PACKAGE);
- Componentes (COMPONENT);
- Funções (FUNCTION);
- Procedimentos (Procedure);
- VHDL para maquinas de estados;
- VHDL 2008;
- Introdução a ferramenta de síntese e simulação quartus II;
- Exercícios (Atividades e trabalhos).

#### **Identificadores**

- Usados como referência a todos os objetos declarados
- REGRAS:
  - Comentários deve-se utilizar "--";
    - Ex: x <= a NAND b -- x=[a . b]`
  - Primeiro caractere deve ser uma letra (Obrigatório);
    - Ex: Teste, Teste123
  - Não são CASE-SENSITIVE (maiúsculas/minúsculas);
    - Ex: Teste = teste = TESTE
  - Não é possível o uso de palavras reservadas com outras finalidades;
    - Ex: mux, and

#### Identificadores

- São permitidos apenas letras, números e underscore ( \_ );
- Último caractere não pode ser underscore;
  - Ex: Teste\_
- Não são permitidos 2 underscores em seqüência;
  - Ex: Teste\_\_projeto
- Nomes com underscore s\(\tilde{a}\) diferentes de nome sem underscore.
  - Ex: teste\_projeto ≠ testeprojeto

#### **LITERAIS**

- Valores de dados específicos usados como parâmetros de objetos ou dentro de expressões.
- Não representam tipos específicos:
  - Ex: '1' pode representar um bit ou um caractere.
- São válidos dependendo do tipo:
  - Ex: '\$' é válido como um caractere mas não como bit.

## SEMÂNTICA LITERAIS

- Podem ser representados pelas seguintes categorias:
  - Character Literals: um caracter ASCII ('a', 'z').
  - String Literals: sequência de caracteres ASCII ("texto").
  - Bit String Literals: formas especiais de string literals para representar valores das bases binária, octal e hexadecimal.
    - B"100100"
    - O"446"
    - X"A0F4B51"

Válidos para bit\_vector e std\_logic\_vector

## SEMÂNTICA LITERAIS

- Numeric Literals: Integer Literals (Ex: 1) e Real Literals (Ex: 1.1)
  - Números reais não são sintetizáveis.
- Based Literals: idêntico a numeric literals, mas utilizando bases binária, octal e hexadecimal.
  - Ex: 2#101#, 16#FC9#, 2#1.
- Physical Literals: grandeza física. Contém parte numérica e unidade.
  - Podem representar tempo, velocidade, distância etc
  - Não são sintetizáveis (tempo é simulável)
    - Ex: 300s, 40m

# SEMÂNTICA TIPOS DE DADOS (TYPE)


- VHDL é uma linguagem fortemente tipada;
- Pouca conversão é feita automaticamente;
- Cada tipo tem um conjunto de operações válidas;
- Cada tipo tem um conjunto de valores definidos;
- Os tipos podem ser estendidos pelo usuário.

# SEMÂNTICA TIPOS DE DADOS (TYPE)

- São divididos em 4 classes:
  - Tipos escalares (representam um único valor)
  - Tipos compostos (representam uma coleção de valores);
  - \*Tipos de acessos (similares a ponteiros);
  - \*Tipos de arquivo (referencia objetos que contém uma sequência de valores).

#### \* Não são sintetizáveis

# SEMÂNTICA TIPOS DE DADOS (TYPE)



### SEMÂNTICA TIPOS ESCALARES

- Tipos enumerados: tipos já definidos pela norma:
  - Bit
  - Boolean
  - Integer
  - Real
  - Physical
  - STD\_LOGIC

#### **TIPOS ESCALARES**

TIPO PREDEFINIDO	VALOR	EXEMPLO	
BIT	um, zero	1, 0	
BOOLEAN	Verdadeiro, falso	TRUE, FALSE	
CHARACTER	Caracteres ASCII	a, b, c, A, B, C, ?, (	
INTEGER	$-2^{31}-1 \le x \le 2^{31}-1$	123, 8#173#, 16#7B#, 2#11_11_011#	
NATURAL	$0 \le X \le 2^{31} - 1$	123, 8#173#, 16#7B#, 2#11_11_011#	
POSITIVE	$1 \le X \le 2^{31} - 1$		
REAL	$-3.65*10^{47} \le x \le +3.65*10^{47}$	1.23, 1.23E+2, 16#7.B#E+1	
TIME	$ps=10^3$ fs $ns=10^3$ ps $us=10^3$ ns $ms=10^3$ us $sec=10^3$ ms $min=60$ sec $hr=60$ min	1 us, 100 ps, 1 fs	
"NATURAL" e "POSITIVE" são subtipos de "INTEGER"			

#### **TIPOS ESCALARES**

- Tipos enumerados: permite criar novos tipos.
  - Útil para máquina de estados (FSM)
    - Ex: type estado is (inicio, espera, calculo, final);
  - Os tipos criados podem ser declarados
    - Ex: signal estado\_atual : estado
  - Outros Exemplos (user defined types):
    - type dedos is range 0 to 10;
    - type pos\_neg is range -1 to 1;

#### **TIPOS COMPOSTO**

- ARRAY: Coleção de elementos do mesmo tipo
- Ordem crescente ou decrescente
  - type word is array (7 downto 0) of bit;
  - type word is array (0 to 7) of bit;
- Indexação por parêntesis
  - signal palavra: word := "01111111";
  - signal aux: bit;
  - aux <= palavra(0);

#### TIPOS "ARRAY" NO PACOTE PADRÃO

TIPO PREDEFINIDO	VALOR	EXEMPLO
BIT_VECTOR	1, 0	"1010", B"10_10", O"12", X"A"
STRING	Tipo character	"texto", ""incluindo_aspas""

Signal a: Bit\_Vector (0 TO 7) := "10110011"

Constant c: String (1 TO 9) := "Alo mundo"

# TIPOS "ARRAY" NO PACOTE PADRÃO (EXEMPLO)

 OTHERS: forma genérica de se atribuir valores aos demais bits não especificados anteriormente

# SEMÂNTICA TIPOS COMPOSTO

- Records: coleção de elementos de tipos diferentes (Variável especial que contente outras variáveis).
  - Semelhante a struct em C
  - Exemplos:

type instruction is record

Mnemonico: string;

Codigo: bit\_vector(3 downto 0);

Ciclos: integer;

end record;

signal instrucao: instruction;

instrucao.Mnemonico:"registrador"

instrucao.codigo: "0001"

Instrucao.ciclos: '3'

#### **EXPRESSÕES**

- Realizam operações sobre objetos do mesmo tipo;
- Operações lógicas: and, or, nand, nor, xor, xnor e not; Para vetores, são efetuados bit a bit;
- Operações relacionais: igual (=), diferente (/=), menor que (<), menor ou igual (<=), maior que (>), maior ou igual (>=) – o resultado é sempre do tipo boolean;
- Operações numéricas: soma (+), subtração (-), negação (-) unário), multiplicação (\*), divisão (/), módulo (mod), remanescente (rem), expoente (\*\*) e valor absoluto (abs) são aplicados somente para integer e real e para o tipo time, embora existam bibliotecas específicas para aritmética;

VHDL.

#### **EXPRESSÕES**

- Operações de concatenação:
  - Cria um novo vetor a partir de dois vetores já existentes.
  - Ex:
    - Dado1: bit\_vector(7 downto 0);
    - Dado2: bit vector(7 downto 0);
    - Dado\_Resultante: bit\_vector(7 downto 0)
    - Dado1 := "01011011";
    - Dado2 := "11010010";
    - Dado\_Resultante := (Dado1(7 downto 6) & Dado2(5 downto 2) & Dado1(1 downto 0));
    - Dado\_Resultante = "01010011"

#### **EXPRESSÕES**

- Operações lógicas: and, or, nand, nor, xor, not
- Operações relacionais: =, /=, <, <=, >, >=
- Operações aritméticas: (unária), abs
- Operações aritméticas: +, -
- Operações aritméticas: \*, /
- Operações aritméticas: mod, rem, \*\*
- Concatenação: &

Menor

Prioridade

Maior

#### **OBJETOS DE DADOS**

- Usados para representar e armazenar dados;
  - Três tipos básicos: constantes, sinais e variáveis;
  - Cada objeto possui um tipo de dados específico e um conjunto de possíveis valores;
  - Objetos de dados de tipos diferentes não podem ser atribuídos um ao outro.
    - Ex: somar 101(Bit) e 011(Std\_logic).

#### **Constantes**

- Assumem apenas um valor em todo o código.
- Declaração:
  - constant <identificador>: <tipo> := <valor>
    - Ex: constant errado : boolean := False;
    - Ex: constant parte ram : bit vector(3 downto 0) := 1110;
    - Podem ser declaradas em qualquer parte do código
- Constante com valor global:
  - Package (uso mais frequente)
- Somente no contexto em que foi declarada:
  - entity, architecture, process, function

#### **Sinais**

- Representam ligações entre elementos;
- Comunicação de módulos em uma estrutura
- Temporizados
- Declaração:
  - signal <identificador>: <tipo> [<= valor];</li>
  - Podem ser declaradas:
    - Globalmente:
      - Package
    - Internamente:
      - architecture (mais utilizado)

#### **Variáveis**

- Utilizados para armazenar valores intermediários entre expressões;
- Atribuição imediata;
- Declaração:
  - variable <identificador>: <tipo> [:= valor];
- Podem ser declaradas apenas em processos (variáveis locais);
- Podem corresponder a registradores (processos sem temporização) ou não (processos com temporização);

#### Atribuição a Sinais e Variáveis

- Quando utiliza-se sinal, a atribuição ocorre no final do processo, enquanto que a atribuição na variável ocorre simultaneamente.
- Diferença entre as atribuições:
  - <= (atribuição de sinal)
  - := (atribuição de variável)
- Dentro de um processo (atribuições sequenciais) um sinal só pode ter atribuído um valor de cada vez.

VHDL.

# **Architecture (Arquitetura)**

#### Descrição comportamental:

 Descreve o que o sistema deve fazer de forma abstrata;

### Descrição por fluxo de dados (data-flow):

 Descreve o que o sistema deve fazer utilizando expressões lógicas.

### • Descrição estrutural:

• Descreve como é o hardware em termos de interconexão de componentes.

VHDL.

# Comandos concorrentes e paralelos

- Comandos paralelos: operam simultaneamente, geralmente, sem comunicação entre si;
- Comandos concorrentes: operam ao mesmo tempo com uma cooperação implícita na comunicação entre eles.

### **Natureza Concorrentes**

- Usados para imitar a natureza concorrente e paralela do hardware.
  - Um comando do tipo:
    - a <= b XOR c
- Será executado apenas quando os sinais da direita mudam o valor e não por ordem de aparecimento na descrição ou no fluxo de controle.

### **Natureza Concorrentes**

Exemplo: ou-exclusivo (XOR)

s <= int1 OR int2 só será executado se alguma modificação de a ou b provocarem alguma modificação em um ou ambos os sinais int1 e int2. A ordem de aparecimento na descrição em nada modifica o resultado.

VHDL.

### **Natureza Concorrentes**

#### • WHEN-ELSE

• Atribuição condicional de sinais.

#### WITH-SELECT

• Atribuição de sinal com escolha.

#### PROCESS

 Concorrente entre si e Sequencial na estrutura do código.

#### WHEN-ELSE

Atribuição de sinal condicional

#### WHEN-ELSE

Atribuição de sinal condicional

```
PORT (a, b, c : IN integer;
    z : OUT integer);
END teste;

ARCHITECTURE behavior OF teste IS
SIGNAL x : integer;
BEGIN
    x <= 3;
    z <= a WHEN (x > 3) ELSE
        b WHEN (x < 3) ELSE
        c;
END behavior;</pre>
```

VHDL.

#### WHEN-ELSE

- As opções de escolha são definidas por expressões que retornam um valor booleano.
- Como WHEN-ELSE define uma prioridade na ordem das opções, o circuito equivalente corresponde a uma cadeia de seletores.

```
s0 <= i0 OR i1 WHEN na = 8 OR nb = 2 ELSE
i1 WHEN na = 3 OR nb = 5 ELSE
i0 AND i1 WHEN na = 7 ELSE
i0;
```

#### WHEN-ELSE

#### WHEN-ELSE

**DECODIFICADOR 3x8** 

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY decod3to8 IS
PORT (
   endereco: IN STD_LOGIC_VECTOR(2 DOWNTO 0);
   Saida
             : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)
END decod3to8:
ARCHITECTURE behav OF decod3to8 IS
BEGIN
   Saida <= "00000001" WHEN endereco = "000" ELSE
             "00000010" WHEN endereco = "001" ELSE
             "00000100" WHEN endereco = "010" ELSE
             "00001000" WHEN endereco = "011" ELSE
             "00010000" WHEN endereco = "100" ELSE
             "00100000" WHEN endereco = "101" ELSE
             "01000000" WHEN endereco = "110" ELSE
             "10000000" WHEN endereco = "111";
END behav;
```

- WITH-SELECT
  - Atribuição de sinal selecionada

#### WITH-SELECT

- As condições são mutuamente exclusivas;
- Não contém uma prioridade como WHEN-ELSE;
- As condições podem ser agrupas através do delimitador "|", equivalente a "OU";
- "TO" e "DOWNTO" podem ser empregadas para faixa de valores;
- "OTHERS" é válida, como última alternativa.

#### WITH-SELECT

Exemplos:

```
WITH s0 SELECT -- s0 tipo CHARACTER

x0 <= i0 AND i1 WHEN 'a',
i0 OR i1 WHEN 'b' | 'c',
i0 XOR i1 WHEN 'd' TO 'g',
i0 WHEN 'x' DOWNTO 'k',
i1 WHEN OTHERS;
```


```
WITH b1 AND b0 SELECT -- b1 e b0 tipo BIT

x1 <= i0 WHEN '0',

i1 WHEN '1';
```

VHDL.

- WITH-SELECT
  - Exemplos: Multiplexador de 8 bits com 4 entradas



- WITH-SELECT
  - Exemplos: Multiplexador de 8 bits com 4 entradas

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY Mux 8b IS
PORT (
  D0, D1, D2, D3 : IN STD_LOGIC_VECTOR(7 DOWNTO 0):
  Sinal
                : IN STD_LOGIC_VECTOR (1 DOWNTO 0);
  Saida
                : OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );
END Mux_8b;
ARCHITECTURE behavior OF Mux_8b IS
BEGIN
  WITH Sinal SELECT
         Saida <= D0 WHEN "00",
                  D1 WHEN "01",
                  D2 WHEN "10",
                  D3 WHEN OTHERS;
```

- PROCESS (PROCESSOS)
- Compostos de:
  - Parte declarativa
  - Parte de comandos sequenciais
- Estrutura:

nome: PROCESS (lista de sensibilidade)

- -- declarações de tipos, constantes, variáveis
- -- não é permitido declaração de sinais

**BEGIN** 

-- comandos seqüenciais

**END PROCESS** nome;

iveis Z

- PROCESS (PROCESSOS)
- Processos são concorrentes entre si;
- Dentro de um processo, a execução é sequencial;
- O processo é executado até o último comando e suspenso até que ocorra um evento em sua lista de sensibilidade;
- A lista de sensibilidade é composta por sinais e entradas;
- Um evento em qualquer desses sinais dispara o processo.


VHDL.

### REGIÕES SEQUENCIAIS

- Seguem a ordem de aparecimento no código;
- Comandos sequências só podem ser usados dentro de processos (process);
- Processos podem ser usados para modelar os diferentes componentes de um sistema;
- Processos são concorrentes entre si;

VHDL.

- IF-THEN-ELSE
- CASE
- NULL
- FOR
- WHILE (\* não sintetizável)



#### • IF-THEN-ELSE:

```
IF <condição1> THEN
  <comandos>;
ELSIF <condição2> THEN
 <comandos>;
ELSE
 IF <condição3> THEN
      <comandos>;
  END IF;
END IF;
```

#### IF-THEN-ELSE:

#### **Exemplo:**

```
IF na = 3 THEN
    s0 <= i0 OR i1;
    s1 <= i3;
ELSIF na = 8 OR y = '1' THEN
    s0 <= i1;
    s1 <= i4;
ELSE
    s0 <= i0 AND i1;
    s1 <= i5;
END IF;</pre>
```

#### • IF-THEN-ELSE:

**Exemplo: Multiplexador** 

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY mux2to1 IS

PORT (D0, D1, X : IN STD_LOGIC;
S: OUT STD_LOGIC
);

END mux2to1;
```

```
ARCHITECTURE behavior OF mux2to1 IS
BEGIN;
PROCESS (D0, D1, X)
BEGIN

IF X = '0' THEN

S <= D0;
ELSE

S <= D1;
END IF;
END PROCESS;
END behavior;
```

VHDL.

#### CASE

- Seleciona a execução que ocorrerá de uma lista de alternativas;
- Equivale ao comando WITH-SELECT.

```
CASE <seleção> IS

WHEN <condicao1> =>

<comandos>;

WHEN <condicao2> TO <condicao3> =>

<comandos>;

WHEN <condicao4> | <condicao5> =>

<comandos>;

WHEN others =>

<comandos>;

END CASE;
```

- CASE:
- EXEMPLO

```
CASE na IS
  WHEN 3 =>
        s0 <= i0 \ OR \ i1;
        s1 <= i3;
  WHEN 7 TO 12 =>
        s0 <= i1;
        s1 <= i4;
  WHEN OTHERS =>
        s0 \le i0 AND i1;
        s1 <= i5;
END CASE;
```


```
CASE:
 PROCESS (sel, en)
 BEGIN
 IF (en = ^{\prime}1') THEN
    CASE sel IS
      WHEN "000" => y(0) <= '0';
      WHEN "001" => y(1) <= '0';
      WHEN "010" => y(2) <= '0';
      WHEN "011" => y(3) <= '0';
      WHEN "100" => y(4) <= '0';
      WHEN "101" => y(5) <= '0';
      WHEN "110" => y(6) <= '0';
      WHEN "111" => y(7) <= '0';
    END CASE:
 END IF:
 END PROCESS:
```

- Ao utilizar processos, um erro comum é esquecer de atribuir a uma saída um valor default. Todas as saídas devem ter valores defaults.
- Neste exemplo, se não fosse atribuído a y o valor default "11111111", nenhum valor seria atribuído a y caso en = 0.

#### NULL

- Não realiza nenhuma operação;
- A execução é passada para o próximo comando;
- Especialmente útil na construção CASE WHEN que precisa cobrir todos os valores da expressão de escolha mas para alguns valores não deve ser feito nada em um dado projeto

### Comparador de 4 bits



### Comparador de 4 bits

### Descrição Comportamental

```
-- comparador de 4 bits
entity comp4 is
   port ( a, b: in bit_vector (3 downto 0);
              equals: out bit
end comp4;
architecture comport of comp4 is
begin
  comp: process (a,b) -- lista de sensibilidade
  begin
       if a = b then
               equals < = '1';
       else
               equals < = '0';
       end if:
  end process comp;
end comport;
```

### Comparador de 4 bits

## Descrição po<u>r Data-Flow</u>

### Comparador de 4 bits

#### Descrição Estrutural

```
-- comparador de 4 bits
entity comp4 is
               a, b: in bit_vector (3 downto 0);
    port (
               equals: out bit
end domp4
architecture estrut of comp4 is
signal x: bit_vector (3 downto 0);
component xnor is port (a, b: in bit; equals: out bit );
end component;
begin
  U0: xnor port map (a(0), b(0), x(0));
  U1: xnor port map (a(1), b(1), x(1));
  U2: xnor port map (a(2), b(2), x(2));
  U3: xnor port map (a(3), b(3), x(3));
  U4: and 4 port map (x(0), x(1), x(2), x(3), equals);
end estrut;
```

- É uma entidade de projeto empregada na arquitetura de uma outra entidade;
- A utilização desses elementos permite a interligação de múltiplas entidades de projeto, de modo a formar uma entidade mais complexa em um projeto hierárquico.

Z PGA

VHDI.

- Para a utilização é necessária a declaração do componente:
  - Empregando a palavra COMPONENT no lugar de ENTITY

```
COMPONENT nome_componente_x

GENERIC (n : tipo_n := valor; -- lista de genéricos

PORT (sinal_a : modo_a tipo_sinal_a;-- lista de portas

sinal_b : modo_b tipo_sinal_b;

sinal_c : modo_c tipo_sinal_c);

END COMPONENT;
```

## SOLICITAÇÃO DE COMPONENTES

 A solicitação é um comando concorrente que consiste em um rótulo, o nome do componente e o mapa de portas (PORT MAP);

## SOLICITAÇÃO DE COMPONENTES

#### Posicional:

 A lista de sinais no mapa deve seguir a mesma ordem estabelecida na declaração do componente;

#### Nomeada:


- Uma nova sequência definida no mapa;
- A palavra OPEN indica que o sinal do componente não é conectado a nenhum sinal da arquitetura


VHDL.


### Especificando a Estrutura de um Sistema

- O component é exatamente a descrição de um componente;
- O port map é um mapeamento deste componente em um sistema maior.

### Especificando a Estrutura de um Sistema








### Especificando a Estrutura de um Sistema

Programa 1	Programa 2
library IEEE; use IEEE.std_logic_1164.all;	library IEEE; use IEEE.std_logic_1164.all;
<pre>entity componente_inv is port(</pre>	entity componente_and is port(     a : in std_logic;     b : in std_logic;     c : out std_logic
end componente_inv;	end componente_and;
architecture arquitetura_inv of compo- nente_inv is	architecture arquitetura_and of com- ponente_and is
begin y <= not x;	begin
end arquitetura_inv;	c <= a <b>and</b> b; <b>end</b> arquitetura_and;

#### Especificando a Estrutura de um Sistema

```
Programa 3
-- Arquivo componente sistema.vhd
library IEEE;
use IEEE.std_logic_1164.all;
entity componente sistema is
port(
      in1: in std logic;
      in2: in std_logic;
      in3: in std logic;
      in4: in std_logic;
      out1: out std logic
end componente sistema;
architecture arquitetura sistema of componente sistema is
component componente and
             port( a: in std logic; b: in std logicbit; c: out std logic);
end component;
component componente inv
             port( x: in std logic; y : out std logic);
end component;
signal s1, s2, s3, s4 : std logic;
      begin
             and 1: componente_and port map (a \Rightarrow in1, b \Rightarrow in2, c \Rightarrow s1);
             and 2: componente and port map (a \Rightarrow in 3, b \Rightarrow in 4, c \Rightarrow s 2);
             and 3: componente and port map (a => s3, b => s4, c => ut1);
             inv1 : componente_inv port map (x => s1, y => s3);
             inv2 : componente inv port map (x => s2, y => s4);
end arquitetura sistema;
```

#### Somador de 4 bits



#### Somador de 4 bits

```
BEGIN
  FULL ADDER 0: full adder
    PORT MAP (cin => cin, a => a(0), b => b(0), sum =>
              sum(0), cout => c(0);
  FULL_ADDER_1: full_adder
    PORT MAP (cin => c(0), a => a(1), b => b(1), sum =>
              sum(1), cout => c(1);
  FULL ADDER 2: full adder
    PORT MAP (cin => c(1), a => a(2), b => b(2), sum =>
              sum(2), cout => c(2);
  FULL ADDER 3: full adder
    PORT MAP (cin => c(2), a => a(3), b => b(3), sum =>
              sum(3), cout => cout);
END structure:
```

### **FLIP-FLOP D**

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY dff_logic IS
PORT (d, clk : IN BIT;
      q : OUT (BIT);
END dff_logic;
ARCHITECTURE behavior OF dff_logic IS
BEGIN
  PROCESS(clk)
  BEGIN
      IF (clk'event AND clk = '1') THEN
             q \ll d;
      END IF;
  END PROCESS;
END behavior;
```

#### FLIP-FLOP D

- A condição "clk" event é ativada quando ocorre variação no valor de clk;
- A utilização de "clk" event em conjunto com a lista de sensibilidade é redundante, mas necessária devido ao fato de que algumas ferramentas de síntese ignoram a lista de sensibilidade;
- Uma mudança do clock pode ocorrer de "0" para "1" ou de "1" para "0", desse modo é necessária a condição adicional clk = "1' ou clk = "0";
- Em STD\_LOGIC, usa-se rising\_edge para transição de vida de clock e falling\_edge para transição de descida.

#### Circuito Assíncrono - RESET

```
ARCHITECTURE behavior OF dff_logic IS

BEGIN

PROCESS(clk, reset)

BEGIN

IF reset = '1' THEN

q <= (others => '0');

ELSIF RISING_EDGE(clk) THEN

q <= d;

END IF;

END PROCESS;

END behavior;
```

#### Circuito Assíncrono - PRESET

```
ARCHITECTURE behavior OF dff_logic IS

BEGIN

PROCESS(clk, preset)

BEGIN

IF preset = '1' THEN

q <= (others => '1');

ELSIF RISING_EDGE(clk) THEN

q <= d;

END IF;

END PROCESS;

END behavior;
```

# Referencias

- ALTERA. DE2 Development and education board user manual. 2008. Version 1.42.
- ALTERA. Quartus II Introduction Using VHDL Design. 2008.
- MENEZES, M.P.; SATO, L.M.; MIDORIKAWA, E.T. Projeto de Circuitos com Quartus II 9.1.
- Apostila de Laboratório Digital. Departamento de Engenharia de Computação e Sistemas Digitais,
- Escola Politécnica da USP. Edição de 2011.
- TOCCI, R. J.; WIDMER, N.S.; MOSS, G.L. Sistemas Digitais: Princípios e Aplicações.
- Prentice-Hall, 11 ed., 2011.
- WAKERLY, John F. Digital Design Principles & Practices. 4th edition, Prentice Hall, 2006.
- A. C. Leonardo; S.S. Ivan. Minicurso tópicos em vhdl. 2010.