

# UNIVERSIDADE FEDERAL DO SUL E SUDESTE DO PARÁ INSTITUTO DE GEOCIÊNCIAS E ENGENHARIAS FACULDADE DE COMPUTAÇÃO E ENGENHARIA ELÉTRICA CURSO DE ENGENHARIA DA COMPUTAÇÃO

Relatório de Sistemas Embarcados

201840601017 – lago Costa das Flores 201740601025 – Leyrisvan da Costa Nascimento 201840601031 – Warley Rabelo Galvão

Marabá – PA



# UNIVERSIDADE FEDERAL DO SUL E SUDESTE DO PARÁ INSTITUTO DE GEOCIÊNCIAS E ENGENHARIAS FACULDADE DE COMPUTAÇÃO E ENGENHARIA ELÉTRICA CURSO DE ENGENHARIA DA COMPUTAÇÃO

## IAGO COSTA DAS FLORES LEYRISVAN DA COSTA NASCIMENTO WARLEY RABELO GALVÃO

**TRABALHO FINAL 01** 

Este relatório é um critério de atividade avaliativa da disciplina SISTEMAS EMBARCADOS ministrada pelo professor Dr. José Carlos da Silva.

Marabá – PA

2021

### Sumário

Objetivo	4
Atividade 01	
Atividade 02	
Atividade 03	
Atividade 04	
Atividade 05	
Conclusões	
Referências	12

### **Objetivo**

- ✓ Realizar as atividades utilizando o simulador Quartus II, e assim espera-se:
- ✓ Implementar o código na linguagem de programação em VHDL;
- ✓ Absolver as funções do código fonte;
- ✓ Compilar com sucesso e simular os resultados obtidos.

#### Atividade 01

Implementar o mux de 4 entradas.




Figura (a): Representando a entidade e Figura (b) Representando a arquitetura.




Figura1: Código fonte comentado de my\_mux




Figura 2: Simulação do código fonte do my\_mux.

Resultado: Foi implementado o código correspondente ao mux obedecendo os padrões de programação em VHDL no Quartus II como mostra a Figura 1: Pacotes de Biblioteca LIBRARY ieee e use.ieee.std\_logic\_1164.all onde serão armazenadas as informações compiladas, seguindo isso temos a entidade ENTITY com seu nome my\_mux e seus pinos de entrada e saída com suas devidas tamanhos de vetores indicado pelo std\_logic\_vector valor NATURE RANGE pra variável sel que irá receber valores pra chave de seleção de cada vaiável; terminado a entidade finalizase essa entidade END my\_mux,.

Para sua arquitetura **ARCHITECTURE** com seu devido nome HARDWARE e seguido do nome **my**\_mux que foi atribuído a **ENTITY** especificou-se o funcionamento do circuito com suas declarações e comando tais como a condição que a variável X que é intermediaria pra ativar valores com suas condições de seleção que as variáveis de entrada **a,b,c,d** irão receber e a medida que a chave esteja ativada no estado logico **1** a variável de saída irá receber valores determinado por uma determinada seleção de clock com os valores que forem atribuídos para a vaiáveis de entrada e caso o ativador seja desativado com estado logico **0** o valor de impedância será a letra **z** e assim finalizando a arquiteruta com **END HARDWARE**.

Após compilado foi feito uma simulação atribuindo valores decimais para as vaiáveis de entrada e selecionando um ponto no estado logico 1 para variável de ativação **ena** 

e um intervalo de clock para vaiável **sel** para repetir os valores de entrada para ser representado a ainda **y** como mostra **a Figura 2.** 

Com sucesso obtivemos resposta que corresponde com o código e assim o resultado teve êxito.

#### Atividade 02

Implementar o código da atividade 01 acrescentando uma entrada "e".




Figura 3: Código fonte da atividade 2.




Figura 4: Simulação do código fonte do my\_mux2.

Resultado: Seguindo o mesmo resultado que ocorreu no experimento anterior na Atividade 01, após adicionamento de uma porta de entrada "e" é que pra todas as variáveis anteriores os valores se mantiveram, mas porem para ao porta de entrada e, o valor se expandiu para o restante do intervalo correspondente ao tamanho do vector que foi definido pela variável sel e assim o seu valor 77 obteve o valor com clock até finalizar o vetor na posição 7 como mostra a Figura 4. Após isso o processo repete novamente. Defendendo o próprio código descreve o resultado pois na linha 21 e; mostra que para o restante da condição o valor será o que estar na vaiável 'e' como mostra a Figura 3.

#### Atividade 03

Implementar o código fonte para um somador de 4 bits.

```
貕 Quartus II 64-Bit - C:/Users/LEYRISVAN/Desktop/Projeto_soma_4bits/soma_4bits - soma_4bits
File Edit View Project Assignments Processing Tools Window Help
                       soma_4bits
                                                         Project Navigator
                                            soma_4bits.vhd*
                         abo
                                                                         🗵 🍦
A Cyclone IV GX: AUTO
                         | 🚭 | AA 🔩 (7 | 準 年 | OO OF TO Ox OX | O 🔼 | 🔡 | 288 ab/ | 🗎 🗏 🖫
   soma_4bits 📥
                                 library ieee; -- Bbliotecas
use ieee.std logic 1164.all; --importa as funcoes de uso
                               ⊟entity soma 4bits is -- criacao da entidade
 A Hierarchy
             TimeQuest Ti
                                 A: in std_logic_vector(3 downto 0); --variavel de entrada do valor A
                                 B: in std_logic_vector(3 downto 0); --variavel de entrada do valor B
          EDA Netlist W
                                 cin: in std_logic; --vai 1 de entrada
cout:out std_logic; --vai 1 de saida da operacao
                           10
        Program Device (O
                                 S: out std_logic_vector(3 downto 0) -- variavel do valor se saida S
                                  end soma 4bits; --final da entidade
```

```
Parchitecture somador of soma 4bits is
<
                             18
              ≣ File ∢ ▶
                             19
A Hierarchy
                                       process (A,B,cin) --processo para o meio somador
                                        variable temp:std_logic_vector(3 downto 0); -- recebera os valores das somas de A e B
                             20
                             21
                                       variable c:std_logic; -- fará a funcao do cin e do cout
           ▶ TimeQuest Tir
                             22
                                       c := cin; -- atualiza o vai 1 de entrada para que as operacoes
                             23
           FDA Netlist W
                             24
        Program Device (C
                             25
                                         -0-erações logicas para bits
                                                 := A(0) xor B(0) xor c;
                             26
                             27
                                       c := (A(0) \text{ and } B(0)) \text{ or } ((A(0) \text{ xor } B(0)) \text{ and } c);
                             28
                             29
                                       temp(1) := A(1) xor B(1) xor c;
                             30
                                       c := (A(1) \text{ and } B(1)) \text{ or } ((A(1) \text{ xor } B(1)) \text{ and } c);
                             31
                             32
                                       temp(2) := A(2) xor B(2) xor c;
                            33
                                       c := (A(2) \text{ and } B(2)) \text{ or } ((A(2) \text{ xor } B(2)) \text{ and } c);
                             34
                             35
                                       temp(3) := A(3) xor B(3) xor c;
                                       c := (A(3) \text{ and } B(3)) \text{ or } ((A(3) \text{ xor } B(3)) \text{ and } c);
                            36
                             37
                             38
                                        cout <= c; -- variavel cout recebera o valor de c
                             39
                                       S <= temp; -- variavel temp recebera o valor da saida S
                             40
                                        end process; -- final do processo
                                    end somador; -- final do somador
```

Figura 5: Figura do código fonte de um somador de 4 bits.




Figura 6: Figura de simulação do código fonte de um somador de 4 bits.

Resultado: Necessita-se do resultado da soma e do cout do A na posição de 0, pois o VHDL executa o código fonte de forma paralela e não tem como fazer um valor depender de outro na forma convencional. Portanto pra isso foi declarado o **process** como complemento da arquitetura como um meio somador pra que o código respondesse de forma sequencial e poder atender a necessidade da soma de 4 bits e assim atendendo o valor que depende do valor anterior, sem atrapalhar o código; pois as variáveis dentro do processo são validas somente dentro do processo como mostra o código na **Figura 5**. Após a compilação a simulação foi feito com os dados em binários com um clock de 80ns. Observando o resultado quando a soma ultrapassou o valor máximo de 4 bits o cout recebe o vai 1, que funciona como um

estouro ou cary, mas ainda sim a soma continua no seu ritmo mais com o cout em nível 1. Contudo todos os resultados foram alcançados com êxito como mostra a **Figura 6.** 

#### Atividade 04

Implementar, comentar e executar o código fonte para o circuito assíncrono reset e preset.

```
LIBRARY ieee; -- declara bibliotecas externas ieee
       USE ieee.std_logic_l164.all; -- chama funcoes da biblioteca
     ENTITY dff_logic_mix IS -- declara entidade
     ■PORT ( -- declara pinagem do modelo
              clk_reset, clk_preset, preset, reset : IN std_logic; -- declara portas de entrada preset e reset
d_preset : IN std_logic_vector(3 downto 0); -- declara vetores de entrada preset
q_preset : OUT std_logic_vector(3 downto 0); -- declare vetor de saida preset
              d_reset : IN std_logic_vector(3 downto 0); -- declara vetor de entrada reset
              q_reset : OUT std_logic_vector(3 downto 0) -- declara vetor de saida reset
10
11
              ); -- finaliza declaracao de pinagem
12
      END dff_logic_mix; -- finaliza entidade
13
14
15
     □ARCHITECTURE behavior_mix OF dff_logic_mix IS -- declara arquitetura que usa a entidade dff_logic_mix
16
     BEGIN -- inicio arquitetura
     PROCESS(clk_preset, clk_reset, preset, reset) -- para verificar os valores
17
18
          BEGIN -- inicio verificacao
      -- parte do preset -
19
           IF preset = 'l' THEN -- se preset ativo faca
20
            q preset <= (others => '1'); -- vetor saida do preset com todos os valores dos indices igual a l
ELSIF RISING_EDGE(clk_preset) THEN -- senao se clk_preset na borda de subida faca
21
22
             q preset <= d preset; -- vetor saida vai ser igual ao vetor de entrada do preset atual
END IF; -- fim do if do preset</pre>
23
24
     -- finaliza preset -----
25
26
      --- parte do reset ---
27
             IF reset = 'l' THEN -- se reset ativo faca
                 q_{reset} \leftarrow (others => '0'); -- vetor saida do reset com todos os valores dos indices igual a 0
28
29
              ELSIF RISING_EDGE(clk_reset) THEN -- senao se clk_reset na borda de subida faca
                 q_reset <= d_reset; -- vetor saida do reset vai ser igual ao vetor entrada do reset atual
30
             END IF; -- fim do if do reset
31
32
      -- finaliza reset --
33
          END PROCESS; -- finaliza verificacao
      END behavior_mix; -- finaliza arquitetura
35
```

**Figura 7**: Código fonte circuito assíncrono reset-preset.




Figura 8: Simulação do código compilado no Quartus II

**Resultado:** O código do circuito assíncrono foi escrito e compilado com sucesso no Quartus II. Na figura 7 temos o código completo todo comentado. A entidade foi aproveitada a partir do código do flip-flop d. o reset e o preset foram unificados na mesma arquitetura, porém cada um possui suas entradas e saídas separadas.

Na figura 8 é possível notar o resultado da execução. Seguindo a tabela verdade do preset, quando preset ativo a saída é 1, caso ocorra borda de subida com preset ativo, o valor da entrada atual é retornado na saída.

Por fim, para a tabela verdade do reset, enquanto reset ativo a saída é 0, caso ocorra borda de subida com reset ativo, o valor da entrada atual é retornado na saída.

Como é possível verificar na figura 8, a simulação ocorreu conforme o esperado.

#### Atividade 05

Implementar o funcionamento de um Flip Flop D, comentar o seu funcionamento e executar uma simulação do código desenvolvido.

Antes de mostrar o código do Flip Flop D é essencial que seja compreendido como é o seu funcionamento, na figura 9 podemos ver a tabela verdade do Flip Flop onde mostra o seu comportamento de acordo a entrada D e o CLOCK, podemos verificar que a saída resultante depende da ativação do clock e da entrada D, resumindo a saída somente será alterada no momento da ativação do clock, caso o clock seja ativado, a saída q será atribuída o valor de entrada D e assim por diante continuamente de acordo com as ativações do clock.

D	CLK	SAÍDA
0	1	Q = 0
1	1	Q = 1

Figura 9: Tabela Verdade do Flip Flop D

Agora que já sabemos como funciona o Flip Flop D podemos partir para a implementação, ou seja, o código fonte que irá simular o seu funcionamento no software quartus web, na figura 10 encontra-se o código fonte implementado onde foi

utilizado a biblioteca ieee para utilizar as funções e as definições necessárias para o seu correto funcionamento. Além disso, foi criado a entidade dff\_logic que é onde são declarados as entradas e saídas do nosso circuito pretendido, no caso do Flip Flop D foram declaradas as entradas **d** e **clk** e como saída o **q** todos do tipo **BIT**, pois na prática seu funcionamento só admite entradas 0 e 1. Além disso, foi definido sua arquitetura chamada de behavior que descreve o comportamento do software, ou seja, o que o código realmente irá fazer, dentro da arquitetura behavior podemos verificar com o auxílio da estrutura condicional **if** que a saída **q** só é atribuída com o valor de entrada **d** caso o **clk** seja ativado demonstrando assim que a lógica do código está de acordo com o funcionamento prático do Flip Flop D.

```
library ieee; --DEFINICAO DA BIBLIOTECA IEEE para usar definicoes do tipo bit booleano entre outras coisas
    USE ieee.std logic 1164.all; --DECLARACAO NECESSARIA PARA USAR OS DADOS CORRESPONDENTES A LÓGICA PADRAO DA BIBLIOTECA
3 -ENTITY dff_logic IS --DECLARACAO DA ENTIDADE CONTENDO OS PINOS I/O.
   □PORT (d,clk:IN BIT; --DECLARACAO DAS ENTRADAS D E CLOCK DE TIPOS BITS
           q:OUT BIT); --DECLARAÇÃO DA SAIDA Q DO TIPO BIT
   END dff logic; -- FIM DA DEFINICAO DA ENTIDADE
   MARCHITECTURE behavior OF dff logic IS --DECLARACAO DA ARQUITEUTURA, OU SEJA, A LÓGICA DO CIRCUITO
    BEGIN -- INICIO DA ARQUITETURA
9
   PROCESS(clk) --CLK CORRESPONDE A LISTA DE SINAIS QUE PODEM ALTERAR A SAIDA DO CIRCUITO
10
        BEGIN -- Inicio da descricao logica do processo
11
           IF(clk'event AND clk = '1') THEN -- INICIO DA CONDICIONAL
           q <= d; --ACAO QUE DEVERA FAZER CASO A CONDICAO SEJA FAVORECIDA
12
           END IF: --FIM DA CONDICIONAL
13
        END PROCESS; -- FIM DO PROCESSO
    END behavior; --FIM DA ARQUITETURA, OU SEJA, DA LÓGICA DO CIRCUITO
```

Figura 10: Código Fonte do Flip Flop D




Figura 11: Simulação do Flip Flop D

**Resultado:** Verifica-se que a simulação funcionou corretamente, pois os valores de saída q estão mudando de acordo com as ativações do **clock** e o valor de entrada **d**,

demonstrando assim que o código implementado está correto, dessa forma alcançando os resultados esperados.

#### Conclusões

Concluiu-se que para obter êxito nas atividades foram encontradas algumas dificuldades na execução do código e também na instalação do Quartus II para a instalação e devido a sua política de uso doméstico. Por ser um programa robusto em que usamos o programa de forma gratuita, então é normal que ocorra alguns bugs.

Contudo foi favorável o resultado devido a persistência e a correção de alguma linha de código e sobretudo a representação do corpo do código.

Pra finalizar obtivemos uma experiencia sobre o VHDL e o que ele representa para a disciplina e o aprendizado em Sistemas Embarcados.

#### Referências

https://stackoverflow.com/questions/59000409/vhdl-usage-of-high-impedance
Acesso em 04/07/2021.