

SERVIÇO PÚBLICO FEDERAL UNIVERSIDADE FEDERAL DO SUL E SUDESTE DO PARÁ - UNIFESSPA INSTITUTO DE GEOCIÊNCIAS E ENGENHARIAS - IGE FACULDADE DE COMPUTAÇÃO E ENG. ELÉTRICA – FACEEL CURSO ENGENHARIA DE COMPUTAÇÃO

Microeletrônica

T-2018

Prof. José Carlos Da Silva jcdsilv@hotmail.com jose-carlos.silva@unifesspa.edu.br whatsApp: 94-981431852

Maio/2022

ATIVIDADE 02 (MEMORIA - ROM)

	U ps 80,0 ns 160,0 ns 240,0 ns 320,0 ns 400,0 ns 480,0 ns 560,0
™ 0 ★×	0000000 X 0000001 X 0000010 X 0000011 Y 0000100 V 1000000 V 1111110 V
 B B y	0 X 1 X 2 X 3 X 7
Describedos de o	
IGURA 20.7. Resultados de s	imulação do codificador de prioridade da Figura 11.21(b) para N = 7.
20.5 MEMÓRIA ROM	
	omávia- J
A construção de m	emórias, do ponto de vista tecnológico, foi discutida minuciosamente nos Capítulos 16 e
sando circuitos lógicos	exima, ilustraremos como VHDL pode ser usado para implementar circuitos ROM e RAM convencionais (não confundir com a instanciação de blocos de memória pré-fabricados).
Os seguintes quatro caso	s serão examinados:
■ Memória ROM	
■ Memória RAM	síncrona com barramentos de I/O separados (Seção 20.6)
■ Memória RAM	síncrona com barramento de I/O único (Seção 20.6)
■ Memória RAM	síncrona com barramento de I/O único (Seção 20.6)
Memória RAMMemória RAMMEMÓRIA ROM	síncrona com barramento de I/O único (Seção 20.6) síncrona com barramentos de endereços R/W e de I/O separados (Seção 20.6)
■ Memória RAM ■ Memória RAM MEMÓRIA ROM Uma memória RON o CPLD MAX II — Seção os casos, o modelo LUT (isto é, o conteúdo arma A utilização desse t BCD para SSD (Exempl segundo seja fornecido t	síncrona com barramento de I/O único (Seção 20.6)
■ Memória RAM ■ Memória RAM MEMÓRIA ROM Uma memória ROM o CPLD MAX II — Seção so casos, o modelo LUT isto é, o conteúdo arma A utilização desse t BCD para SSD (Exempl egundo seja fornecido t addi (a)	síncrona com barramento de I/O único (Seção 20.6) síncrona com barramentos de endereços R/W e de I/O separados (Seção 20.6) Mé normalmente implementada usando células lógicas regulares em CPLDs (uma exceção é o 18.3) ou lookup tables (LUTs) em FPGAs (e em alguns CPLDs, como o MAX II). Em ambos pode ser empregado, como na Figura 20.8(a), tendo address como a única entrada e data zenado no endereço fornecido) como a única saida. tipo de circuito é exemplificada na Figura 20.8(b), que mostra uma tabela de conversão de o 11.4 e Seção 20.2). O primeiro entra pelo barramento de endereço, fazendo com que o no barramento de dados. 2 N-bit words Address Stored word O 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0
■ Memória RAM ■ Memória RAM MEMÓRIA ROM Uma memória ROM o CPLD MAX II — Seção so casos, o modelo LUT isto é, o conteúdo arma A utilização desse t BCD para SSD (Exempl egundo seja fornecido t addi (a)	síncrona com barramento de I/O único (Seção 20.6) síncrona com barramentos de endereços R/W e de I/O separados (Seção 20.6) Mé normalmente implementada usando células lógicas regulares em CPLDs (uma exceção é o 18.3) ou lookup tables (LUTs) em FPGAs (e em alguns CPLDs, como o MAX II). Em ambos pode ser empregado, como na Figura 20.8(a), tendo address como a única entrada e data zenado no endereço fornecido) como a única saida. tipo de circuito é exemplificada na Figura 20.8(b), que mostra uma tabela de conversão de o 11.4 e Seção 20.2). O primeiro entra pelo barramento de endereço, fazendo com que o no barramento de dados. 2 N-bit words Address Stored word O 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0
■ Memória RAM ■ Memória RAM MEMÓRIA ROM Uma memória ROM o CPLD MAX II — Seção os casos, o modelo LUT isto é, o conteúdo arma A utilização desse is BCD para SSD (Exempl segundo seja fornecido i addi (a)	síncrona com barramento de I/O único (Seção 20.6) síncrona com barramentos de endereços R/W e de I/O separados (Seção 20.6) Mé normalmente implementada usando células lógicas regulares em CPLDs (uma exceção é o 18.3) ou lookup tables (LUTs) em FPGAs (e em alguns CPLDs, como o MAX II). Em ambos pode ser empregado, como na Figura 20.8(a), tendo address como a única entrada e data zenado no endereço fornecido) como a única saída. Lipo de circuito é exemplificada na Figura 20.8(b), que mostra uma tabela de conversão de o 11.4 e Seção 20.2). O primeiro entra pelo barramento de endereço, fazendo com que o no barramento de dados. Address Stored word O000 (0) 11111110 (126) O010 (2) 1101101 (190) O011 (3) 1111100 (121) O010 (4) 0110011 (5) O010 (6) 1011111 (95) O010 (6) 1011111 (95) O010 (6) 1011111 (95) O010 (6) 101111 (95) O010 (6) 1011111 (95)
■ Memória RAM ■ Memória RAM MEMÓRIA ROM Uma memória ROM o CPLD MAX II — Seção os casos, o modelo LUT (isto é, o conteúdo arma A utilização desse t BCD para SSD (Exempl segundo seja fornecido t addi (a)	síncrona com barramento de I/O único (Seção 20.6) síncrona com barramentos de endereços R/W e de I/O separados (Seção 20.6) Mé normalmente implementada usando células lógicas regulares em CPLDs (uma exceção é o 18.3) ou lookup tables (LUTs) em FPGAs (e em alguns CPLDs, como o MAX II). Em ambos pode ser empregado, como na Figura 20.8(a), tendo address como a única entrada e data zenado no endereço fornecido) como a única saida. tipo de circuito é exemplificada na Figura 20.8(b), que mostra uma tabela de conversão de o 11.4 e Seção 20.2). O primeiro entra pelo barramento de endereço, fazendo com que o no barramento de dados. 2 N-bit words Address Stored word O 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0

ATIVIDADE 02 (ROM)

```
ELSEVIER
480
          Eletrônica Digital Moderna e VHDL | Volnei A. Pedroni
             ENTITY memoryl IS
              PORT (address: IN INTEGER RANGE 0 TO 9;
                     data: OUT BIT_VECTOR(6 DOWNTO 0));
             END memory1;
             ARCHITECTURE memoryl OF memoryl IS
                TYPE memory IS ARRAY (0 TO 9) OF BIT_VECTOR(6 DOWNTO 0);
                CONSTANT rom: memory := (
         20 BEGIN
              data <= rom(address);
        22 END memory1;
             SOLUÇÃO COM FUNCTION
            Uma outra abordagem é mostrada no código a seguir. Desta vez, a memória de conversão (rom) de BCD
        para SSD foi criada usando uma function (Seção 19.15). Tal função, denominada bcd_to_ssd, foi construída em um
        PACKAGE, com o respectivo PACKAGE BODY (como na Seção 20.2), ambos denominados my_package. No código
        principal, basta uma chamada à função (linha 11) para produzir o circuito desejado. Observe na linha 2 do código
        principal a inclusão de uma declaração para tornar o pacote my_package visível ao compilador.
             PACKAGE my_package IS
              FUNCTION bcd to ssd (SIGNAL bcd: INTEGER) RETURN BIT_VECTOR.
          4 END my_package;
                FUNCTION bcd_to_ssd (SIGNAL bcd: INTEGER) RETURN BIT_VECTOR IS
TYPE memory IS ARRAY (0 TO 9) OF BIT_VECTOR(6 DOWNTO 0);
                    CONSTANT rom: memory := (
         19
                   RETURN rom(bcd);
              END bcd to ssd;
         23 END my_package;
              ----Main code:----
             USE work.my_package.all;
         4 ENTITY ssd_driver IS
             PORT (bcd: IN INTEGER RANGE 0 TO 9;
                    ssd: OUT BIT_VECTOR(6 DOWNTO 0));
             END ssd driver;
             ARCHITECTURE ssd driver OF ssd driver IS
              ssd <= bcd_to_ssd(bcd);
         12 END ssd_driver;
```

ATIVIDADE 02 (RAM - 01)



Capítulo 20 | Projetos de Circuitos Combinacionais Lógicos com VHDL

481

20.6 MEMÓRIAS RAM SÍNCRONAS

Como mencionamos na Seção 20.5, estamos interessados em examinar como VHDL pode ser usado para implementar circuitos ROM e RAM usando lógica convencional (não confundir com a instanciação de blocos de memória pré-fabricados). Os seguintes quatro casos são examinados:

- Memória ROM (Seção 20.5)
- Memória RAM síncrona com barramentos de I/O separados (Seção 20.6)
- Memória RAM síncrona com barramento de I/O único (Seção 20.6)
- Memória RAM síncrona com barramentos de endereços R/W e de I/O separados (Seção 20.6)

RAM SÍNCRONA COM BARRAMENTOS DE I/O SEPARADOS

A Figura 20.9 mostra uma memória RAM síncrona com barramentos para entrada (data_in) e saída (data_out) $\frac{1}{2} \frac{1}{2} \frac{1}$ $dos \in N$, de forma que a memória contém 2^M palavras de N bits. Observe que, ao contrário da ROM vista, o circuito na Figura 20.9 é síncrono (clocado, implementado com flip-flops).





FIGURA 20.9. Memória RAM síncrona com barramentos de I/O separados.


Um código VHDL para essa RAM é apresentado a seguir. Observe que nenhuma das portas (linhas 8–11) é bidirecional. Como antes, um novo tipo de dado foi definido (denominado memory, linha 15) para permitir a criação de um arranjo 1D \times 1D com um total de 2^{M} xN bits. Na linha 16, um sinal denominado ram foi declarado como pertencente a esse tipo de dado. No código propriamente dito (ARCHITECTURE) foi usado um PROCESS (linhas 18-25) para criar a parte sequencial do circuito, isto é, os flip-flops que armazenam data_in quando ocorre uma borda positiva de clock enquanto a entrada denominada write (write enable) está alta. Finalmente, na linha 26, foi criado o barramento de saída de dados.

```
LIBRARY ieee;
   USE ieee.std_logic_1164.all;
   ENTITY memory2 IS
       GENERIC (N: INTEGER := 8; --Width of data bus
                  M: INTEGER := 4); --Width of address bus
        PORT (clk, write: IN STD LOGIC;
              address: IN INTEGER RANGE 0 TO 2**M-1;
data in: N STD_LOGIC_VECTOR(N-1 DOWNTO 0);
data_out: OUT STD_LOGIC_VECTOR(N-1 DOWNTO 0));
14 ARCHITECTURE memory2 OF memory2 IS
15 TYPE memory IS ARRAY (0 TO 2**M-1) OF STD_LOGIC_VECTOR(N-1 DOWNTO 0);
       SIGNAL ram: memory;
17 BEGIN
     PROCESS (clk)
           IF (clk'EVENT AND clk = 'l') THEN
```

ATIVIDADE 02 (RAM – 01 E 02)



ATIVIDADE 02 (RAM - 02)



VHDL

OBRIGADO