

SERVIÇO PÚBLICO FEDERAL UNIVERSIDADE FEDERAL DO SUL E SUDESTE DO PARÁ - UNIFESSPA INSTITUTO DE GEOCIÊNCIAS E ENGENHARIAS - IGE FACULDADE DE COMPUTAÇÃO E ENG. ELÉTRICA – FACEEL CURSO ENGENHARIA DE COMPUTAÇÃO

Microeletrônica

T-2018

Prof. José Carlos Da Silva jcdsilv@hotmail.com jose-carlos.silva@unifesspa.edu.br whatsApp: 94-981431852


Maio/2022

ATIVIDADE 3 (DECODIFICADOR DE ENDEREÇO GENÉRICO)

20.1 DECODIFICADOR DE ENDEREÇO GENÉRICO

Decodificadores de endereço foram estudados na Seção 11.5. Ilustraremos agora o projeto do decodificador de endereço da Figura 20.1 (emprestado da Figura 11.7) nas duas situações seguintes:

- Com *N*=3 usando a instrução WHEN (a tabela-verdade para esse caso é mostrada na Figura 20.1).
- Ainda usando WHEN, mas para tamanho arbitrário (N genérico).



X	У
000	00000001
001	00000010
010	00000100
011	00001000
100	00010000
101	00100000
110	01000000
111	10000000

FIGURA 20.1. Decodificador de endereço. A tabela-verdade é para o caso de N=3.

CÓDIGO PARA N=3 COM WHEN

Um código VHDL para esse problema é mostrado abaixo. Como mencionamos na Seção 19.2, três seções de código são necessárias; contudo, a primeira (declarações de bibliotecas/pacotes) foi omitida porque neste exemplo são empregadas somente as bibliotecas padrões, as quais são visíveis automaticamente.

ATIVIDADE 3 (DECODIFICADOR DE ENDEREÇO GENÉRICO)

Eletrônica Digital Moderna e VHDL | Volnei A. Pedroni

LSEVIER

A segunda seção do código (ENTITY) é responsável por definir as portas (isto é, entradas e saídas) do circuito. Ela está nas linhas 2–5, sob o nome *address_decoder*. O sinal x é declarado como uma entrada de 3 bits, enquanto que y é uma saída de 8 bits, ambos do tipo BT VECTOR.

A terceira seção do código (ARCHITECTURE) é responsável pelo código propriamente dito (estrutura ou comportamento do circuito), e consta nas linhas 7–17, neste caso com o mesmo nome da entidade (poderia ser praticamente qualquer nome). A instrução concorrente WHEN, vista na Seção 19.10, foi empregada para implementar o camente qualquer nome). A instrução concorrente WHEN, vista na Seção 19.10, foi empregada para implementar o circuito (linhas 9–16). Observe que essa solução não é muito prática porque o código cresce com N.

As linhas tracejadas (1, 6 e 18) foram empregadas somente para melhorar a organização e legibilidade do código. Observe também que x e y poderiam ter sido declarados como INTEGER, por exemplo, em vez de BIT_VECTOR.


Resultados de simulação do código acima são apresentados na Figura 20.2. O gráfico de cima mostra somente os valores agrupados de x e y, enquanto que o segundo gráfico mostra também os bits individuais de x e y. Em todas as outras simulações que virão em seguida, será exibido somente o primeiro tipo de apresentação (mais compacto). Como podemos observar, o circuito realmente funciona como esperado (x abrange a faixa de 0 to 7, enquanto que y tem somente um bit alto de cada vez – observe que os valores de y são todos potências de 2).

CÓDIGO PARA N ARBITRÁRIO COM WHEN E GENERATE

Observe que o tamanho do próximo código é fixo, independentemente do valor N, o qual foi especificado usando generio (linha 3). Portanto, basta mudar o valor de N naquela linha para obter qualquer tamanho de decodificador de endereço.

Neste caso, x foi declarado como integer (linha 4) e a instrução generate (linhas 10-12) foi empregada em combinação com when para criar 2^N instâncias de y (isto ϵ , de y(0) a y(2^N-1)), cujos índices foram copiados de x com o atributo x'range (linha 10). A etiqueta (obrigatória) escolhida para generate foi gen. Para N=3, os resultados da simulação são obviamente os mesmos vistos na Figura 20.2. (*Nota*: veja exercício 20.2.)

ATIVIDADE 3 (DECODIFICADOR DE ENDEREÇO GENÉRICO)



ATIVIDADE 3 (REGISTRADOR)

22.1 REGISTRADOR DE DESLOCAMENTO COM DATA-LOAD

A Figura 22.1 mostra um registrador de deslocamento (SR) de *N* bits e *M* estágios com capacidade para carregamento (*data load*) do valor inicial (esse circuito foi estudado na Seção 14.1). Quando *load*='1', o vetor *x* é carregado no SR na próxima borda ascendente do clock, enquanto que para *load*='0' o circuito opera como um SR regular. Nesta seção, ilustraremos o projeto deste SR sob as seguintes duas premissas: (i) *M* e *N* devem ser *genéricos*; (ii) a abordagem deve ser *estrutural* (isto é, usando COMPONENT para instanciar os multiplexadores e flip-flops).




FIGURA 22.1. Registrador de deslocamento de N bits e M estágios com capacidade de carregamento (data load) do valor inicial.

Um código VHDL para esse circuito é mostrado a seguir. Como *M* e *N* devem ser valores arbitrários, é necessário um tipo de dado definido pelo usuário para *x* porque nenhum dos tipos predefinidos (Figura 19.6) satisfaz a necessidade presente. Como tal tipo é necessário no início do código principal (na ENTITY — veja

ATIVIDADE 3 (REGISTRADOR)


500 Eletrônica Digital Moderna e VHDL | Volnei A. Pedroni

linha 8 do código principal), ele foi especificado em um PACKAGE (denominado my_package), que fica visível para o projeto por meio da linha 2 do código principal.

O multiplexador e o banco de flip-flops foram projetados separadamente, porque devem ser instanciados como *componentes* no código principal (como vimos na Seção 19.14, COMPONENT é simplesmente um código VHDL convencional que foi previamente projetado). Observe que esses dois códigos (*multiplexer* e *ff_bank*) também são genéricos, portanto seus parâmetros genéricos devem ser sobrescritos pelo código principal (veja GENERIC MAP nas linhas 34 e 36 do código principal). A instrução GENERATE (linhas 33–38) foi empregada para criar M instâncias dessas unidades. Observe que as atribuições adotadas em GENERIC MAP e PORT MAP neste exemplo são todas posicionais (Seção 19.14). Resultados de simulação deste código são apresentados na Figura 22.2.

```
----Package: --
    PACKAGE my_package IS
      CONSTANT bits: POSITIVE := 8;
        TYPE x_input IS ARRAY (NATURAL RANGE <>) OF BIT_VECTOR(bits-1 DOWNTO 0);
    END my_package;
     ----Multiplexer (a component):---
    ENTITY multiplexer IS
     GENERIC (bits: POSITIVE);
       PORT (inp1, inp2: IN BIT_VECTOR(bits-1 DOWNTO 0);
           sel: IN BIT;
             outp: OUT BIT VECTOR(bits-1 DOWNTO 0));
 7 END multiplexer;
 9 ARCHITECTURE multiplexer OF multiplexer IS
 10 BEGIN
 outp <= inpl WHEN sel='0' ELSE inp2;</pre>
 12 END multiplexer;
     ----ff_bank (another component):----
 2 ENTITY ff bank IS
      GENERIC (bits: POSITIVE);
PORT (d: IN BIT_VECTOR(bits-1 DOWNTO 0);
             clk: IN BIT:
             q: OUT BIT_VECTOR(bits-1 DOWNTO 0));
 9 ARCHITECTURE ff bank OF ff bank IS
 11 PROCESS (clk)
        IF (clk'EVENT AND clk='1') THEN
      END PROCESS:
17 END ff bank;
    ----Main code:----
2 USE work.my_package.all;
4 ENTITY shift register IS
   GENERIC (M: INTEGER := 4; --number of stages
             N: INTEGER := 8); --number of bits
      PORT (clk, load: IN BIT;
       x: IN x_input(1 TO M);
            d: IN BIT VECTOR (N-1 DOWNTO 0);
            q: OUT BIT VECTOR (N-1 DOWNTO 0));
11 END shift register;
13 ARCHITECTURE structural OF shift_register IS
14 SIGNAL temp1: x_input(0 TO M);
    SIGNAL temp2: x_input(1 TO M);
```

ATIVIDADE 3 (REGISTRADOR)



VHDL

OBRIGADO